LG 55EC9300 Assembly instructions

Printed in KoreaP/NO : MFL68260402 (1409-REV00)
샤 시 명 : EA42D
모 델 명 : 55EC9300/55EC9310
55EC9300-NA/55EC9310-NB
주 의 : 제품을 점검하시기 전에 이 책자의 안전수칙을 잘 읽어보시고
조작하시기 바랍니다.
OLED TV
Internal Use Only
55EC9300 55EC9310

- 2 - LGE Internal Use OnlyCopyright © LG Electronics. Inc. All rights reserved.
Only for training and service purposes
차 례
차례 .............................................................................. 2
안전을 위한 주의사항 .......................................................... 3
제품규격 .......................................................................... 4
조정규격 .......................................................................... 9
분해도 .......................................................................... 16
회로도 ..............................................................................

- 3 - LGE Internal Use OnlyCopyright © LG Electronics. Inc. All rights reserved.
Only for training and service purposes
서비스를 하고자 할 경우는 이 샤시에 요구되는 수칙 이외의 다른
방법으로 실시하거나 익숙하지 않은 자가 수리에 임하여서는 안된다.
안전을 위한 주의사항
※ 일반사항
1. 서비스를 할 때는 기본적인 포선에 주의를 기울이고 만일 단락회
로가 발견되면 단락회로에 의해 과열 되었거나 손상된 모든 부품
을 교환해야 한다.
2. 서비스를 한 후는 절연충, 절연지, 쉴드(SHIELD) R-C 복합소
자로 된 모든 보호용 소자들이 확실히 조립되었는지를 확인한다.
3. 수상기를 장시간 시청하지 않을 때는 전원코드를 전원 콘센트에
서 뽑는다.
4. 본 수상기 동작시 25.5KV 이상의 고압이 걸리므로 백커버를 연 상
태에서 동작 시키면 수상기로부터 감전의 위험이 있다.
수리를 할 때는 고압에 대한 조의사항과 충분한 예비지식이 있는
사람이 취급하여야 한다.
5. 서비스를 완료한 후는 쇼크의 위험으로 부터 사용자를 보호하기
위하여 다음의 누설 전류를 검사하여야 한다.
※ 누설 전류(COLD CHECK)
1. AC전원을 뽑고 플러그 양단을 선으로 연결시킨다.
2. 전원 스위치를 켠다.
3. 절연 시험기의 한쪽 단자를 플러그에 연결하고 다른 한쪽의 리드
를 노출된 금속 즉, 안테나, 스크류, 가변 조정기의 축 등에 접촉
시켜서 측정한다. 노출된 금속부분이 샤시에 접속된 경우 및 노출
된 금속부분이 샤시에 접속되어 있지 않을 경우의 저항치가 무한
대(∞) 이어야 한다.
※ 누설 전류(HOT CHECK)
1. 전원 플러그를 전원에 직접 연결한다.
(이때 시험을 하는 동안 절연트랜스는 사용하지 않는다.)
2. 1.0KΩ, 10W 저항의 한쪽을 수상기의 노출된 금속부에 연결하
고 다른 한쪽은 접지(수도 파이프 등 접지가 양호한 장소) 시킨
다.(그림참조)
3. AC 전압계(1000Ω VOLT 또는 그 이상 민감한 것)를 사용하여 저
항 양단간의 전압을 측정한다.
4. 수상기의 각 노출된 부위의 전압을 각각 측정한다.
5. 전원 플러그를 바꾸어 꽂고 (극성반대) 상기 측정을 반복한다.
6. 어떤 지점에서도 그 전위는 0.75V를 넘지 않아야 하고 누설전류는
0.75mA를 초과해서는 안된다.
<그림> 누설전류 측정회로도(HOT CHECK)
안전을 위한 주의사항
※ 서비스시의 주의사항
1. 부품 또는 회로기판을 삽입할 때는 납땜하기 전에 리드선을 단자
에 고정 시켜야 한다.
2. 고전력 저항을 삽입할 때는 (금속산화피막 저항 또는 금속피막 저
항) 기판으로 부터 약 10mm 정도 띄어서 삽입한다.
3. 고압 또는 고온도를 갖는 부품에는 리드선을 멀리해야 한다.
4. 본 샤시는 절연 샤시(COLD CHASSIS)나 서비스의 안전을 위하
여 절연 트랜스를 사용하는 것이 좋다. 전원부를 수리할 경우는 반
드시 절연트랜스를 사용할 것.
5. 수상기가 동작하는 동안 선을 연결시키거나 제거하지 말 것.
6. 표시의 부품은 제품의 안정성을 유지하기 위해 중요한 부품입
니다.
따라서 교환시 반드시 지정 부품을 사용해 주십시요.
•„
노출된금속부분
1000ohm,10W 어스
AC전압계
!

- 4 - LGE Internal Use OnlyCopyright © LG Electronics. Inc. All rights reserved.
Only for training and service purposes
제품규격
1. 적용 범위
이 사양 시트는 EA42D 샤시가 탑재된 OLED TV에
적용됩니다.
2. 테스트 조건
각 부품은 별도의 지침이 없는 경우 아래의 환경에서 테스트
됩니다.
1) 온도 : 25 ºC ± 5 ºC(77 ± 9 ºF), CST : 40 ± 5 ºC
2) 상대습도 : 65 % ± 10 %
3) 전압
: 입력전압 : AC 220 V~240V, 60 Hz)
4) 각 부품의 사양과 성능에는 BOM에 따른 부품 번호별
그림과 사양이 함께 표시됩니다.
5) 수신기는 조정되기 전에 약 20분 동안 작동되어야 합니다.
3. 테스트 방법
1) 성능 : LGE TV 테스트 방법 준수
2) 기타 필수 사양
- 안전: UL, CSA, CE, IEC 사양
- EMC: FCC, ICES, CE, IEC 사양
- Wireless : Wireless HD 사양 (옵션)
4. 일반 규격
No 항 목 사 양 비 고
1 지역 1)대한민국
2 방송 시스템 1) ATSC / NTSC-M
3 수신 시스템 1) ATSC / NTSC-M
4 가용 채널 1) VHF : 02~13
2) UHF : 14~69
3) DTV : 02-69
4) CATV : 01~135
5) CADTV : 01~135
5 입력 전압 AC 100 ~ 240V 60Hz AC 220~240V, 60Hz on the
label (Korea)
6 화면 크기 55 inch Wide(1920 × 1080) 55EC9300-NA
7 화면 비율 16:9
8 튜닝 시스템 FS
9 OLED 모듈 TBD LGD 55EC9300-NA

- 5 - LGE Internal Use OnlyCopyright © LG Electronics. Inc. All rights reserved.
Only for training and service purposes
5. 외부 입력 방식
5.1. 2D 모드
5.1.1. Component 입력(Y, CB/PB, CR/PR)
5.1.2. HDMI 입력(PC/DTV)
No. Resolution H-freq(kHz) V-freq.(kHz) Pixel clock Proposed
1. 720*480 15.73 60.00 13.5135 SDTV ,DVD 480I
2. 720*480 15.73 59.94 13.50 SDTV ,DVD 480I
3. 720*480 31.50 60.00 27.027 SDTV 480P
4. 720*480 31.47 59.94 27.00 SDTV 480P
5. 1280*720 45.00 60.00 74.25 HDTV 720P
6. 1280*720 44.96 59.94 74.176 HDTV 720P
7. 1920*1080 33.75 60.00 74.25 HDTV 1080I
8. 1920*1080 33.72 59.94 74.176 HDTV 1080I
9. 1920*1080 67.50 60.00 148.50 HDTV 1080P
10. 1920*1080 67.432 59.94 148.352 HDTV 1080P
11. 1920*1080 27.00 24.00 74.25 HDTV 1080P
12. 1920*1080 26.97 23.94 74.176 HDTV 1080P
13. 1920*1080 33.75 30.00 74.25 HDTV 1080P
14. 1920*1080 33.71 29.97 74.176 HDTV 1080P
No. Resolution H-freq(kHz) V-freq.(kHz) Pixel clock(MHz) Proposed
HDMI-PC DDC
1 640*350 31.468 70.09 25.17 EGA Х
2 720*400 31.469 70.08 28.32 DOS O
3 640*480 31.469 59.94 25.17 VESA(VGA) O
4 800*600 37.879 60.31 40.00 VESA(SVGA) O
5 1024*768 48.363 60.00 65.00 VESA(XGA) O
6 1152*864 54.348 60.053 80.00 VESA O
7 1280*1024 63.981 60.020 108.00 VESA (SXGA) O
8 1360*768 47.712 60.015 85.50 VESA (WXGA) O
9 1920*1080 67.5 60 148.5 WUXGA(Reduced Blanking) O
HDMI-DTV
1 720*480 31.47 60 27.027 SDTV 480P
2 720*480 31.47 59.94 27.00 SDTV 480P
3 1280*720 45.00 60.00 74.25 HDTV 720P
4 1280*720 44.96 59.94 74.176 HDTV 720P
5 1920*1080 33.75 60.00 74.25 HDTV 1080I
6 1920*1080 33.72 59.94 74.176 HDTV 1080I
7 1920*1080 67.500 60 148.50 HDTV 1080P
8 1920*1080 67.432 59.939 148.352 HDTV 1080P
9 1920*1080 27.000 24.000 74.25 HDTV 1080P
10 1920*1080 26.97 23.976 74.176 HDTV 1080P
11 1920*1080 33.75 30.000 74.25 HDTV 1080P
12 1920*1080 33.71 29.97 74.176 HDTV 1080P

- 6 - LGE Internal Use OnlyCopyright © LG Electronics. Inc. All rights reserved.
Only for training and service purposes
5.2.2.2. HDMI 1.3 - DTV (3D supported mode manually)
5.2. 3D 모드
5.2.1. RF 입력
5.2.2. HDMI 입력
5.2.2.1. HDMI 1.3 - DTV (3D supported mode manually)
No. Resolution H-freq(kHz) V-freq.(Hz) Pixel clock(MHz) Proposed Remark
1 1920*1080 45.00 60 74.25 HDTV 1080I Side by Side, Top & Bottom
2 1280*720 45.00 60 74.25 HDTV 720P Side by Side, Top & Bottom
No. Resolution H-freq(kHz) V-freq.(Hz) Pixel clock(MHz) Proposed Remark
1 1280*720p 45.00 60.00 74.25 Side by Side , Top & Bottom,
Single Frame Sequential
2 1920*1080i 33.75 60.00 74.25 Side by Side, Top & Bottom
3 1920*1080p 67.50 60.00 148.50 Side by Side , Top & Bottom
Checkerboard, Single Frame Sequential
Row Interleaving, Column Interleaving
4 1920*1080p 27.00 24.000 74.25 Side by Side , Top & Bottom
Checkerboard
5 1920*1080p 33.75 30.000 74.25 Side by Side, Top & Bottom
Checkerboard
No. Resolution H-freq(kHz) V-freq.(Hz) Pixel clock(MHz) Proposed Remark
1 1280*720p 89.91 / 90.00 59.94 / 60.00 148.35 / 148.50 Mandatory Frame Packing,
2 1280*720p 44.96 / 45.00 59.94 / 60.00 74.18 / 74.25 Mandatory Top & Bottom
3 1920*1080i 33.72 / 33.75 59.94 / 60.00 74.18 / 74.25 Mandatory Side by Side (Half)
4 1920*1080p 43.94 / 54.00 23.97 / 24.00 148.35 / 148.50 Mandatory Frame Packing,
5 1920*1080p 26.97 / 27.00 23.97 / 24.00 74.18 / 74.25 Mandatory Top & Bottom
6 1280*720p 44.96 / 45.00 59.94 / 60.00 74.18 / 74.25 Primary Side by Side (Half)
7 1920*1080i 67.432 / 67.50 59.94 / 60.00 148.35 / 148.50 Primary Frame Packing
8 1920*1080p 67.43 / 67.50 59.94 / 60.00 148.35 / 148.50 Primary Top & Bottom
9 1920*1080p 26.97 / 27.00 23.97 / 24.00 74.18 / 74.25 Primary Side by Side (Half)
10 1920*1080p 67.432 / 67.50 29.976 / 30.00 148.35 / 148.50 Primary Frame Packing,
11 1920*1080p 33.716 / 33.75 29.976 / 30.00 74.18 / 74.25 Primary Top & Bottom
12 1920*1080i 33.72 / 33.75 59.94 / 60.00 74.18 / 74.25 Secondary Top & Bottom
13 1920*1080p 67.43 / 67.50 59.94 / 60.00 148.35 / 148.50 Secondary Side by Side (Half)
14 1920*1080p 33.716 / 33.75 29.976 / 30.00 74.18 / 74.25 Secondary Side by Side (Half)
15 720*480p 62.938 / 63.00 59.94 / 60.00 54.00 / 54.054 Secondary (16:9) Frame Packing,
16 720*480p 31.469 / 31.50 59.94 / 60.00 27.00 / 27.027 Secondary (16:9) Top & Bottom
17 720*480p 31.469 / 31.50 59.94 / 60.00 27.00 / 27.027 Secondary (16:9) Side by Side (Half)

- 7 - LGE Internal Use OnlyCopyright © LG Electronics. Inc. All rights reserved.
Only for training and service purposes
5.2.3. HDMI-PC 입력 (3D supported mode manually)
5.2.4. USB 입력
5.2.4.1. USB 입력(3D supported mode automatically)
5.2.4.2. USB 입력(3D supported mode manually)
No. Resolution H-freq(kHz) V-freq.(Hz) Pixel clock(MHz) Proposed Remark
18 720*480p 62.938 / 63.00 59.94 / 60.00 54.00 / 54.054 Secondary (4:3) Frame Packing,
19 720*480p 31.469 / 31.50 59.94 / 60.00 27.00 / 27.027 Secondary (4:3) Top & Bottom
20 720*480p 31.469 / 31.50 59.94 / 60.00 27.00 / 27.027 Secondary (4:3) Side by Side (Half)
21 640*480p 62.938 / 63.00 59.94 / 60.00 50.35 / 50.40 Secondary Frame Packing,
22 640*480p 31.469 / 31.50 59.94 / 60.00 25.175 / 25.20 Secondary Top & Bottom
23 640*480p 31.469 / 31.50 59.94 / 60.00 25.175 / 25.20 Secondary Side by Side (Half)
24 1280*720p 89.91 / 90.00 59.94 / 60.00 148.35 / 148.50 Line Alternative
25 1280*720p 44.96 / 45.00 59.94 / 60.00 148.35 / 148.50 Side by Side (Full)
26 1920*1080i 67.432 / 67.50 59.94 / 60.00 148.35 / 148.50 Field Alternative
27 1920*1080i 33.72 / 33.75 59.94 / 60.00 148.35 / 148.50 Side by Side (Full)
28 1920*1080p 43.94 / 54.00 23.97 / 24.000 148.35 / 148.50 Line Alternative
29 1920*1080p 26.97 / 27.00 23.97 / 24.000 148.35 / 148.50 Side by Side (Full)
30 1920*1080p 67.432 / 67.50 29.976 / 30.00 148.35 / 148.50 Line Alternative
31 1920*1080p 33.716 / 33.75 29.976 / 30.00 148.35 / 148.50 Side by Side (Full)
32 720*480p 62.938 / 63.00 59.94 / 60.00 54.00 / 54.054 16:9 Line Alternative
33 720*480p 31.469 / 31.50 59.94 / 60.00 54.00 / 54.054 16:9 Side by Side (Full)
34 720*480p 62.938 / 63.00 59.94 / 60.00 54.00 / 54.054 4:3 Line Alternative
35 720*480p 31.469 / 31.50 59.94 / 60.00 54.00 / 54.054 4:3 Side by Side (Full)
36 640*480p 62.938 / 63.00 59.94 / 60.00 50.35 / 50.40 Line Alternative
37 640*480p 31.469 / 31.50 59.94 / 60.00 50.35 / 50.40 Side by Side (Full)
No. Resolution H-freq(kHz) V-freq.(Hz) Pixel clock(MHz) Proposed Remark
1 1024*768 48.363 60.004 65.000 Side by Side, Top & Bottom
2 1360*768 47.712 60.015 85.500 Side by Side, Top & Bottom
3 1920*1080 67.50 60.00 148.50 Side by Side, Top & Bottom
Checkerboard, Single Frame Sequential
Row Interleaving, Column Interleaving
No. Resolution H-freq(kHz) V-freq.(Hz) Pixel clock(MHz) Proposed Remark
1 1920*1080 33.75 30.000 74.25 HDTV 1080p Side by Side, Top & Bottom,
Checkerboard, MPO (Photo)
No. Resolution H-freq(kHz) V-freq.(Hz) Pixel clock(MHz) Proposed Remark
1 1920*1080 33.75 30.000 74.25 HDTV 1080p Side by Side, Top & Bottom
Checkerboard, Single Frame Sequential,
Row Interleaving, Column Interleaving
(Photo : Side by Side, Top & Bottom)

- 8 - LGE Internal Use OnlyCopyright © LG Electronics. Inc. All rights reserved.
Only for training and service purposes
5.2.5. DLNA 입력
5.2.5.1. DLNA 입력(3D supported mode automatically)
5.2.5.2. DLNA 입력(3D supported mode manually)
5.2.6. Component 입력
※ Remark: 3D Input mode
No Side by Side Top & Bottom Checkerboard Single Frame
Sequential
Frame Packing Line Interleav-
ing
Column Inter-
leaving
1
R
L
R
LLLLL
L
R
L
No. Resolution H-freq(kHz) V-freq.(Hz) Pixel clock(MHz) Proposed Remark
1 1920*1080 33.75 30.000 74.25 HDTV 1080p Side by Side, Top & Bottom,
Checkerboard, MPO (Photo)
No. Resolution H-freq(kHz) V-freq.(Hz) Pixel clock(MHz) Proposed Remark
1 1920*1080 33.75 30.000 74.25 HDTV 1080p Side by Side, Top & Bottom
Checkerboard, Single Frame Sequential,
Row Interleaving, Column Interleaving
(Photo : Side by Side, Top & Bottom)
No. Resolution H-freq(kHz) V-freq.(Hz) Pixel clock(MHz) Proposed Remark
1 1280*720 44.96 59.94 74.176 HDTV 720P Side by Side, Top & Bottom
2 1920*1080 33.75 60.00 74.25 HDTV 1080I Side by Side, Top & Bottom
3 1920*1080 33.72 59.94 74.176 HDTV 1080I Side by Side, Top & Bottom
4 1920*1080 67.500 60 148.50 HDTV 1080P Side by Side, Top & Bottom
5 1920*1080 67.432 59.94 148.352 HDTV 1080P Side by Side, Top & Bottom
6 1920*1080 27.000 24.000 74.25 HDTV 1080P Side by Side, Top & Bottom
7 1920*1080 26.97 23.976 74.176 HDTV 1080P Side by Side, Top & Bottom
8 1920*1080 33.75 30.000 74.25 HDTV 1080P Side by Side, Top & Bottom
9 1920*1080 33.71 29.97 74.176 HDTV 1080P Side by Side, Top & Bottom

- 9 - LGE Internal Use OnlyCopyright © LG Electronics. Inc. All rights reserved.
Only for training and service purposes
조정규격
1. 적용 범위
본 사양 시트는 TV 공장에서 제작된 EA42D 샤시가 탑재된
OLED TV 전 모델에 적용됩니다
2. 사양
(1) 본 샤시는 절연의 비충전형 샤시이므로, 절연형 변압기를
사용하지 않아도 된다.
그러나 절연형 변압기를 사용하면 테스트 기구를 보호하는
데 도움이 됩니다.
(2) 조정 작업은 정확한 순서대로 수행해야 합니다.
(3) 조정은 특별한 지침이 없는 한, 25 ºC ±5 ºC 의 온도와
65 ± 10 %의 상대 습도 환경에서 수행해야 합니다.
(4) 수신기 입력 전압은 100~240V, 50/60Hz를 유지해야
합니다.
(5) 수신기는 모듈을 15℃ 이상 환경에 둔 경우 조정 작업을
수행하기 약 5분 전에 가동해야 합니다. 모듈을 0℃ 온도
환경에 둔 경우 2시간 정도 15 ℃ 이상의 환경에 두어야
합니다. 모듈을 -20 ℃ 이하의 환경에 둔 경우 3시간 정도
15 ℃ 이상의 환경에 두어야 합니다.
※ 주의
정지 화면이 20분 이상 표시되면 (특히 W/B 스케일이
강력하고 디지털 패턴이 13ch이며 Cross Hat 패턴이 09ch인
경우) 블랙레벨 영역에 잔상이 남아 있을 수 있습니다.
3. 조정 항목
3.1. 메인 PCBA 조정
(1) ADC 조정: 컴포넌트
(2) EDID 다운로드: HDMI
● 위의 조정 항목은 필요한 경우 최종 조립에서 수행할 수도
있습니다. 보드 레벨 및 최종 조립 조정 항목은 In-Start
메뉴에서 확인할 수 있습니다(1. 조정 확인).
3.2. 총조 조정
(1) 화이트 밸런스 조정
(2) RS-232C 기능 검사
(3) 목적지별 출고 시 옵션 설정
(4) Ship-out 모드 설정(In-Stop)
(5) GND 및 HI-POT 테스트
3.3. 부록
(1) 도구 옵션 메뉴, USB 다운로드(소프트웨어 업데이트,
옵션 및 서비스 전용)
(2) ADC 보정과 화이트 밸런스 수동조정
(3) Ship-out 모드조건, 사전 설정 CH 정보
4. 메인 PCBA 조정
4.1. ADC 보정
- MAIN SOC (LGExxxx)가 IC 메이커에서 보정되기 때문에
ADC 보정은 필요하지 않습니다.
-수동으로 조정해야 할 경우 부록을 참조하십시오.
4.2. MAC Address, ESN 키 및 Widevine
키, DTCP 키 다운로드
4.2.1. 장비 및 조건
1) 재생파일 : keydownload.exe
4.2.2. 통신 단자 연결
1) 키 작성 : Com 1, 2, 3, 4 및 115200(Baudrate)
2) 바코드 : Com 1, 2, 3, 4 및 9600(Baudrate)
4.2.3. 다운로드 과정
1) 다운로드 항목을 선택합니다.
2) 모드 확인: 온라인만 해당
3) 테스트 과정 확인
- 미국, 캐나다 모델: 검색->MAC_WRITE->WIDEVINE_WRITE
- 대한민국, 멕시코 모델: 검색 -> MAC_WRITE ->
WIDEVINE_WRITE
4) 실행: 시작
5) 결과 확인: 준비, 테스트, OK 또는 NG
4.2.4. 통신 단자 연결
1) 연결: PCBA Jig->RS-232C 단자 == PC->RS-232C 단자
4.2.5. 다운로드
(1) 대한민국모델
(13Y LCD TV + MAC + Widevine + ESN Key +
HDCP1.4 and HDCP2.0)
4.2.6. 검사
- IN START 메뉴에서 다음 키를 선택합니다

- 10 - LGE Internal Use OnlyCopyright © LG Electronics. Inc. All rights reserved.
Only for training and service purposes
4.3. LAN 단자 검사(핑테스트)
4.3.1. 장비 설정
1) LAN 단자 테스트 프로그램을 실행합니다.
2) 테스트 프로그램 검사를 위해 설정된 IP를 입력합니다.
- IP 번호: 12.12.2.2
4.3.2. LAN 단자 검사(핑 테스트)
1) LAN 단자 테스트 프로그램을 실행합니다.
2) 각 LAN Port 잭을 연결합니다.
3) 테스트 버튼(F9)을 실행하고 OK 메시지를 확인합니다.
4) LAN 케이블을 제거합니다.
4.4. EDID 다운로드
4.4.1. 개요
- VESA 규정입니다. PC 또는 MNT는 사용자 입력을
요구하지 않고 정보 공유를 통해최적의 해상도를
표시합니다. 결과적으로 "플러그 앤 플레이"가 가능합니다.
4.4.2. 장비
(1) EDID 데이터가 포함되어 있으므로 EDID 다운로드 JIG,
HDMI 케이블 및 D-서브 케이블은 필요하지 않습니다.
(2) 리모컨을 사용하여 조정합니다.
4.4.3. 다운로드 방법
(1) 조정 리모컨에서 ADJ 키를 누릅니다.
(2) EDID D/L 메뉴를 선택합니다.
(3) Enter 키를 눌러 EDID 다운로드를 시작합니다.
(4) 다운로드가 성공적으로 수행되면 OK가 표시되고
다운로드가 실패하면 NG가 표시됩니다.
(5) 다운로드가 실패하면 다시 시도하십시오.
※주의 : EDID 다운로드 시 RGB/HDMI 케이블을 제거해야
합니다.
4.4.4. EDID 데이터
4.4.4.1. 3D_10bit_DTS(KR) _ xvYCC : off
▪참조
- HDMI1 ~ HDMI4
- 아래 EDID 데이터는 소프트웨어 또는 입력모드에 따라
다를 수 있습니다.
ⓐ 제품 ID
HEX EDID 표 DDC 기능
0001 0100 아날로그
0001 0100 디지털
ⓑ 시리얼 번호: 생산 라인에서 제어
ⓒ 월, 년도: 생산 라인에서 제어: ex) 월 : '01'->'01'
년 :'2014'->'18'
ⓓ 모델 이름(Hex): LGTV
Chassis MODEL NAME(HEX)
EA42D 00 00 00 FC 00 4C 47 20 54 56 0A 20 20 20 20 20 20 20
ⓔ Checksum(LG TV) : 총 EDID 데이터에 의해 변경될 수
있음
ⓔ1 ⓔ2 ⓔ3
HDMI1 E7 3A X
HDMI2 E7 2A X
HDMI3 E7 1A X
HDMI4 E7 0A X
ⓕ 공급업체 별(HDMI)
INPUT MODEL NAME(HEX)
HDMI1 78 03 0C 00 10 00 B8 2D 20 C0 0E 01 4F
00 FE 08 10 06 10 18 10 28 10 38 10
HDMI2 78 03 0C 00 20 00 B8 2D 20 C0 0E 01 4F
00 FE 08 10 06 10 18 10 28 10 38 10
HDMI3 78 03 0C 00 30 00 B8 2D 20 C0 0E 01 4F
00 FE 08 10 06 10 18 10 28 10 38 10
HDMI4 78 03 0C 00 30 00 B8 2D 20 C0 0E 01 4F
00 FE 08 10 06 10 18 10 28 10 38 10

- 11 - LGE Internal Use OnlyCopyright © LG Electronics. Inc. All rights reserved.
Only for training and service purposes
5.1. 화이트 밸런스 조정
5.1.1. 개요
5.1.1.1. W/B 조정 목적 및 작동 방법
(1) 목적 : 각 패널의 W/B 편차 감소
(2) 작동 방법 : OSD의 R/G/B Gain 값이 192가 되면 패널이
최대 동적 범위에 있음을 의미합니다. 최대
동적 범위 및 데이터의 포화를 방지하려면
R/G/B 중 하나를 192로 고정하고 다른 두
값을 낮춰서 원하는 값을 찾아냅니다.
(3) 조정 조건 : 일반 온도
▪ 주변 온도: 25 ℃ ±5 ℃
▪ 워밍업 시간: 약 5분
▪ 주변 습도: 20 % ~ 80 %
▪ 화이트 밸런스 조정 전에 전원을 끄지 말고 켠 상태를
유지하십시오.
5.1.1.2. 조정 조건 및 주의 사항
(1) 주변의 조명 상태는 10lux보다 낮아야 합니다. 조정
영역을 어두운 주변과 구분하십시오.
(2) 프로브 위치 : 색상 분석기(CA-210) 프로브는 모듈
표면에서 10cm 이내에 있고 표면과 수직(80º ~100º)을
이루어야 합니다.
(3) 에이징 시간
- 에이징 시작 후 5분 동안 전원 켜짐 상태를 유지하십시오.
- LCD의 경우 신호 없음 또는 전체 화이트 패턴을 사용하여
백라이트가 켜져 있는지 확인해야 합니다.
5.1.2. 장비
(1) 색상 분석기: CA-210(NCG: CH 9 / WCG: CH12 /
LED: CH14 / OLED : CH : 17)
(2) 조정 컴퓨터(자동 조정 중에 RS-232C 프로토콜 필요)
(3) 조정 리모컨
(4) 비디오 신호 생성기 MSPG-925F 720p/204 회색
(모델: 217, 패턴: 49)
※ 색상 분석기 매트릭스를 보정할 때에는 CS-1000을
사용해야 합니다.
5.1.3. 장비 연결
5.1.4. 조정 명령(프로토콜)
(1) 자동 조정 중에 사용되는 RS-232C 명령
ㅉRS-232C 명령 설 명
CMD DATA ID
Wb 00 00 화이트 밸런스 조정 시작
Wb 00 ff 화이트 밸런스 조정 종료
(내부 패턴이 사라짐)
(2) Adjustment Map
Adj.
item
Command
(lower case ASCII)
Data Range
(Hex.)
Default
(Decimal)
CMD1 CMD2 MIN MAX
Cool R Gain j g 00 C0
G Gain j h 00 C0
B Gain j i 00 C0
R Cut
G Cut
B Cut
Medium R Gain j a 00 C0
G Gain j b 00 C0
B Gain j c 00 C0
R Cut
G Cut
B Cut
Warm R Gain j d 00 C0
G Gain j e 00 C0
B Gain j f 00 C0
R Cut
G Cut

- 12 - LGE Internal Use OnlyCopyright © LG Electronics. Inc. All rights reserved.
Only for training and service purposes
5.1.5. 조정 방법
5.1.5.1. 자동 WB 보정
(1) P-ONLY 키(또는 POWER ON 키)를 사용하여 ADJ
모드에서 TV를 설정합니다.
(2) 화면 중앙에 광학 프로브를 배치합니다.
- 조정 전 제로 보정 프로브 조건을 확인하는 데 필요합니다.
(3) RS-232C 케이블을 연결합니다.
(4) ADJ 프로그램에서 모드를 선택하고 조정을 시작합니다.
(5) WB 조정이 OK 메시지와 함께 완료되면 사전 설정 모드 (
시원한 느낌, 표준, 따뜻한 느낌)의 조정 상태를 확인합니다.
(6) 프로브와 RS-232C 케이블을 분리합니다.
※ W/B 조정은 시작 명령인 "wb 00 00" 으로 시작하고 종료
명령인 "wb 00 ff" 및 조정 오프셋으로 종료해야 합니다
(필요한 경우).
5.1.5.2. OLED 화이트 밸런스 테이블
5.1.5.2.1. Cool 모드
(1) 목적 : 휘도향상을 이끌어내기 위해 특별하게 B-gain을
Fix하고 조정해야합니다. 모듈 색온도의 편차를
줄이기 위해 색온도를 조정하세요.
(2) 원칙 : 색순도 없이 화이트 밸런스를 조정하기위해, B
gain을 192 이상으로 조정하고(R gain 또는 G
gain이 255이상이면 G gain은 192이하로
조정할수 있다.) 나머지것들은(R/B Gain)은
변경하세요.
(3) 조정 모드 : 모드 - Cool
5.1.5.2.2. Medium 모드
(1) 목적 : 모듈 색온도의 편차를 줄이기 위해 색온도를
조정하세요.
(2) 원칙 : 색순도 없이 화이트 밸런스를 조정하기위해, 192
(지정된 값)에 B gain을 고정시켜고 나머지 것들은
감소키세요.
(3) 조정 모드 : 모드 - Medium
5.1.5.2.3. Warm 모드
(1) 목적 : 모듈 색온도의 편차를 줄이기 위해 색온도를
조정하세요.
(2) 원칙 : 색순도 없이 화이트 밸런스를 조정하기위해, 192
(지정된 값)에 W gain을 고정시켜고 나머지 것들은
감소키세요.
(3) 조정 모드 : 모드 - Warm
5.1.6. 참조(화이트 밸런스 조정 좌표 및 색상 온도)
▪ 휘도: 204 회색, 80IRE
▪ CS-1000(26인치 이상)을 사용하는 표준 색상 좌표 및 온도
5.1.7. 참조(화이트 밸런스 조정 좌표 및 색상 온도)
▪ 휘도: 204 회색, 80IRE
▪ CS-1000(26인치 이상)을 사용하는 표준 색상 좌표 및 온도
Mode Coordinate Temp △uv
X Y
Cool 0.277 0.278 11,000K -0.0030
Medium 0.285 0.293 9300K 0.0000
Warm 0.313 0.329 6500K +0.0030
▪ CA-210(CH 17)을 사용하는 표준 색상 좌표 및 온도
Mode Coordinate Temp △uv
X Y
Cool 0.277±0.002 0.278±0.002 11000K -0.0030
Medium 0.285±0.002 0.293±0.002 9300K 0.0000
Warm 0.313±0.002 0.329±0.002 6500K +0.0030
5.2. 매직 모션 리모컨 체크
5.2.1. 테스트 장비
▪ RF-확인용 리모컨, IR-KEY-CODE 리모컨
▪ 테스트 전에 AA 배터리를 확인합니다. 검사자가 모든
배터리를 교체하는 것을 권장합니다.
5.2.2. 테스트
(1) RCU에서 시작 키 (Wheel 키)를 눌러 TV와 페어링합니다.
(2) RCU의 Wheel 키를 눌러 화면에서 커서를 확인합니다.
(3) RCU의 Back+ Home 키를 눌러 TV와의 페어링을
중지합니다
5.3. 튜너 서브 디모드 확인(한국 모델)
(1) Power Only 모드에서 조정 리모컨의 "PIP" 키를 누르고
서브 디모드의 DTV 영상을 확인합니다. (M14 디모드)
"PIP" 키를 다시 누르거나 본체를 끄고 켜면 디모드가
메인 디모드로 변경됩니다(LGDT3306). "PIP" 키를
누르면 현재 디모드가 아래와 같이 화면 중앙에 잠시
나타납니다.
Power Only 모드에서 'PIP'를 눌렀을 때 서브 디모드의
채널은 substrate 모드 및 생산 라인에서 20-3채널로
고정되어 있습니다. 이는 다른 채널로 변경되지 않으며,
다른 채널로 강제 변경하는 것은 비정상적 케이스일 수
있습니다. ‘PIP’ 키를 눌러 메인 디모드 모드로
돌아가 주십시오

- 13 - LGE Internal Use OnlyCopyright © LG Electronics. Inc. All rights reserved.
Only for training and service purposes
5.4. Wi-Fi MAC Address 체크
5.4.1. RS232 명령어 사용
Command Set ACK
Transmission [A][l][][Set ID][]
[20][Cr]
[O][K][x] or
[N][G]
5.4.2. IN START 메뉴 체크
5.5. 3D 패턴 테스트(Only 3D 모델)
5.5.1. 테스트 장비
(1) 패턴 생성기 MSHG-600 또는 MSPG-6100(HDMI 1.4
지원)
(2) 패턴: HDMI 모드(모델 번호 872, 패턴 번호 83)
5.5.2. 테스트 방법
(1) Fig.1과 같은 입력 3D 테스트 신호.
(2) 3D 입력 OSD가 표시되면 ‘OK” 키를 누릅니다.
(3) 그림 2와 같이 3D 안경을 착용하지 않고 패턴을
확인합니다. (3D 안경 없는 3D 모드)
Fig.2
<3D 안경없이 3D 모드에서 OK>
Fig.3
<3D 안경없이 3D 모드에서 NG>
5.6. HDMI ARC 기능 검사
5.6.1. 테스트 장비
▪ 광학 수신기 스피커
▪ MSHG-600(SW: 1220 ↑)
▪ HDMI 케이블(1.4 버전용)
5.6.2. 테스트 방법
(1) 마스터 장비(HDMI1)에서 HDMI ARC 포트에 HDMI
케이블을 삽입합니다.
(2) TV에서 나오는 음성을 체크합니다.
(3) 스피커에서 나오는 음성을 체크하거나 AV 및 광학 테스트
프로그램을 사용합니다(MSHG-600에 연결).
*비고: Power Only 모드에서 검사하고, 마스터 장비에서
소프트웨어 버전을 확인합니다.

- 14 - LGE Internal Use OnlyCopyright © LG Electronics. Inc. All rights reserved.
Only for training and service purposes
5.9. PIP(부화면) / W&R (Watch & Record) 검사
(1) 목적 : Sub Tuner와 PCBA 간의 연결과 기능을 검사하기
위함
(2) 방법 : 이 검사는 Power-Only 상태에서만 가능함
i) 조정 리모컨의 "PIP" Key 를 누르세요.
ii) Sub Tuner 의 영상이 나타납니다.
iii) 영상 과 음성이 정상적인지 확인해주세요. (*sub Tuner는
DTV 만 지원함)
6. 오디오 출력 체크
6.1. 오디오 입력 조건
(1) RF 입력: 모노, 1KHz 사인파 신호, 100% 변조
(2) CVBS, 컴포넌트: 1KHz 사인파 신호(0.4Vrms)
6.2. 사양
번호 항목 최소 Typ 최대 단위 비고
1 오디오 실제
최대 출력,
L/R
(왜곡=10%
최대 출력)
9.0
8.5
10.0
8.9
12.0
9.9
W
Vrms
(1) 측정 조건
- EQ/AVL/Clear
Voice : Off
(2) 스피커
(8Ω Impedance)
7. GND 및 내부압력 체크
7.1. 방법
(1) 전원 케이블 및 신호 케이블 삽입 조건을 확인합니다.
7.2. GND 및 내부압력 자동 검사
(1) 팰릿이 스테이션으로 이동됩니다(전원 코드/AV 코드가
단단히 꽂혀 있음).
(2) AV 잭 테스터를 연결합니다.
(3) 컨트롤러(GWS103-4)가 켜집니다.
(4) GND 테스트(자동)
- 테스트에 실패하면 부저음이 작동합니다.
- 테스트를 통과하면 다음 프로세스를 실행합니다(Hi-pot
테스트). (A/V 잭함에서 A/V 코드 제거)
(5) HI-POT 테스트(자동)
- 테스트에 실패하면 부저음이 작동합니다.
- 테스트를 통과하면 GOOD 램프가 켜지고 자동으로 다음
프로세스로 이동됩니다.
7.3. 확인 사항
(1) 테스트 전압
- GND : 100mA에서 1.5KV/분
- 신호 : 100mA에서 3KV/분
(2) 테스트 시간 : 1초
(3) 테스트 포인트
- GND 테스트 = POWER CORD GND 및 SIGNAL CABLE GND.
- Hi-pot 테스트 = POWER CORD GND 및 LIVE & NEUTRAL.
(4) 누전: 0.5mArms
8. EYE-Q 그린 기능 검사
1단계) TV를 켭니다.
2단계) 조정 리모컨에서 EYE 버튼을 누릅니다.
3단계) 세트 정면에 있는 Eye Q 센서를 손으로 가리고 6초
정도 기다립니다.
4단계) 화면의 센서 데이터를 확인하고 데이터가 10 미만인지
확인합니다. 데이터가 6초 이내에 10 아래로 떨어지지
않으면 Eye Q 센서가 불량인 것입니다. Eye Q 센서를
교체해야 합니다.
5단계) Eye Q 센서에서 손을 뗀 다음 6초 정도 기다립니다.
6단계) 화면에서 "백라이트(xxx)"를 확인하고 데이터가
증가하는지 확인합니다. Eye Q 센서를 교체해야
합니다.

- 15 - LGE Internal Use OnlyCopyright © LG Electronics. Inc. All rights reserved.
Only for training and service purposes
8. USB 소프트웨어 다운로드
(옵션, 서비스에만 해당)
(1) USB 스틱을 USB 소켓에 꽂기
(2) USB 스틱에서 업데이트 파일 자동 검색
- USB 스틱에 다운로드한 프로그램 버전이 TV 세트의
프로그램 버전보다 낮으면 작동하지 않습니다. 그렇지 않은
경우 USB 데이터가 자동으로 검색됩니다.
(3) "메모리에서 파일을 복사하는 중" 메시지를 표시합니다.
(4) 업데이트가 시작됩니다.
(5) 업데이트가 완료되면 TV가 자동으로 다시 시작됩니다.
(6) TV가 켜져 있으면 업데이트된 버전 및 도구 옵션을
확인합니다(다음 단계에서 도구 옵션에 대한 설명 제공).
* 다운로드 중인 버전이 TV에 있는 버전보다 높은 경우 TV의
모든 채널 데이터가 모두 손실될 수 있습니다. 이 경우 채널
복구를 수행해야 합니다. 모든 채널 데이터가 지워지면 생산
라인에서 DTV/ATV 테스트를 하지 않은 것이 됩니다.
* 다운로드한 후에 도구 옵션 설정이 다시 필요합니다.
(1) 서비스 리모컨에서 "IN-START" 키를 누릅니다.
(2) "Tool Option 1"을 선택하고 “OK” 버튼을 누릅니다.
(3) 해당 숫자를 누릅니다. (각 모델에는 고유한 숫자가
지정되어 있습니다.)

- 16 - LGE Internal Use OnlyCopyright © LG Electronics. Inc. All rights reserved.
Only for training and service purposes
분해도
Many electrical and mechanical parts in this chassis have special safety-related characteristics. These
parts are identified by in the Schematic Diagram and EXPLODED VIEW.
It is essential that these special safety parts should be replaced with the same components as
recommended in this manual to prevent X-RADIATION, Shock, Fire, or other Hazards.
Do not modify the original design without permission of manufacturer.
IMPORTANT SAFETY NOTICE
A10 AG1
Set + Stand
A22
200
530
540
400
121
902
901
120
900
502 500
501 510
571
570
522
521
RC1 UM1
710
511
LV1

THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FIRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFACTURES SPECIFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
M14-Peripheral
EB_ADDR[4]
EMMC_DATA[0]
EB_ADDR[1]
EB_DATA[2]
EB_ADDR[3]
EMMC_DATA[2]
EB_ADDR[10]
EB_DATA[0]
EMMC_DATA[7]
EMMC_DATA[4]
EB_ADDR[13]
EB_ADDR[6]
EMMC_DATA[3]
EB_ADDR[0]
EB_ADDR[2]
EB_DATA[3]
EMMC_DATA[1]
EB_ADDR[8]
EMMC_DATA[6]
EB_ADDR[5]
EB_DATA[6]
EB_DATA[4]
EB_ADDR[9]
EB_ADDR[7]
EB_DATA[7]
EB_DATA[5]
EB_ADDR[12]
EB_ADDR[14]
EB_DATA[1]
EMMC_DATA[5]
EB_ADDR[11]
OPM1 CAM_INPACK_N
C101-*1
6.8pF
50V
LOADCAP_DVB_PCB
IRB_SPI_MISO/TDI1
C107
0.1uF
16V
R159 3.3K
TP111
I2C_SCL4
TRST_N1
USB_DP3
R101 3.3K
OPT
R156 1.2K
KR_PIP_NOT
TDI0
USB_DM1
SOC_RESET
USB_DP1
I2C_SCL2 LED_SDA
EB_ADDR[0-14]
/PCM_CE1
C102-*1
6.8pF
50V
LOADCAP_DVB_PCB
CAM_IREQ_N
PLLSET1
XTAL_IN
XTAL_IN
R104 3.3K
OPT
TRST_N1
R162 3.3K
OPM0
LED_SCL
R155-*1 3.3K
KR_PIP
I2C_SCL5
R108 33
I2C_SDA6
USB_CTL2
USB_CTL3
I2C_SDA2
EB_WE_N
R158 3.3K
R163
10K
OPT
EB_BE_N1
R182 10K
OPT
R161 3.3K
I2C_SCL4
R105 3.3KOPT
TP113
IRB_SPI_MISO/TDI1
I2C_SDA1
IRB_SPI_MOSI/TDO1
XTAL_OUT
USB_CTL1
C104
0.1uF
16V
I2C_SDA6
I2C_SDA5
+3.3V_NORMAL
I2C_SDA5
R149 3.3K
TP116
EB_WE_N
I2C_SDA_MICOM_SOC
P102
12507WS-04L
OPT
1
2
3
4
5
I2C_SCL5
R183 10K
I2C_SDA1 PCM_RESET
INSTANT_BOOT
R148-*1 1.5K
KR_PIP
SOC_RESET
USB_DP2
EB_BE_N1
R102 3.3K
OPT
P104
12505WS-10A00
OPT
1
2
3
4
5
6
7
8
9
10
11
PLLSET0
/PCM_CE2
CAM_WAIT_N
PCM_5V_CTL
PLLSET0
I2C_SCL_MICOM_SOC
/PCM_CE1
I2C_SCL6
R184 10K
IRB_SPI_MOSI/TDO1
EB_DATA[0-7]
+3.3V_NORMAL
CAM_CD2_N
EB_BE_N0
TP108
OPM0
R157 3.3K
SOC_TX
+3.3V_NORMAL
R107 33
EB_OE_N
WIFI_DP
R179
10K
1/16W
5%
I2C_SCL2
EB_BE_N0
/USB_OCD3
/USB_OCD2
IRB_SPI_CK/TCK1
EMMC_DATA[0-7]
R185 10K
L/DIM0_VS (TRST0_N)
CAM_CD2_N
I2C_SDA4
I2C_SDA5
IRB_SPI_SS/TMS1
R1712001%
R150 3.3K
PWM_DIM2
I2C_SDA_MICOM_SOC
+3.3V_NORMAL
I2C_SDA4
R178 33
R106 3.3KOPT
CAM_REG_N
TP115
TP106
CAM_REG_N
R118
1M
FORCED_JTAG_0
TP110
BOOT_MODE
TCK0
I2C_SCL_MICOM_SOC
PLLSET1
CAM_CD1_N
TP109
EB_ADDR[0-14]
+3.3V_NORMAL
M_REMOTE_TX
I2C_SCL1
L/DIM0_SCLK
TP114
EMMC_CLK
R148 3.3K
KR_PIP_NOT
P103
12505WS-10A00
JTAG_CPU
1
2
3
4
5
6
7
8
9
10
11
R146 3.3K
KR_PIP_NOT
TP103
R143 33
FORCED_JTAG_0
XTAL_OUT
R1722001%
I2C_SCL1
R160 3.3K
TP105
PCM_RESET
USB_DM3
R156-*1 3.3K
KR_PIP
AR101
33
R103 3.3K
OPT
L/DIM0_SCLK (TMS0)
R121
3.3K
OPT
+3.3V_NORMAL
R180
560
USB_DM2
+3.3V_NORMAL
R128
3.3K
CAM_CD1_N
EB_OE_N
+3.3V_NORMAL
CAM_INPACK_N PCM_5V_CTL
R169
33
+3.3V_NORMAL
+3.3V_NORMAL
I2C_SCL5
WIFI_DM
IRB_SPI_SS/TMS1
IRB_SPI_CK/TCK1
I2C_SCL6
PWM_DIM
TP102
IC103
AT24C256C-SSHL-T
NVRAM_ATMEL
3
A2
2
A1
4
GND
1
A0
5SDA
6SCL
7WP
8VCC
CAM_IREQ_N
TP107
SOC_RESET
/USB_OCD1
EB_DATA[0-7]
TP117
R146-*11.5K
KR_PIP
M_REMOTE_RX
TDI0
CAM_WAIT_N
BOOT_MODE
TP112
EMMC_CMD
R144 33
R155 1.2K
KR_PIP_NOT
L/DIM0_MOSI(TDO0)
EMMC_RST
IC103-*1
M24256-BRMN6TP
NVRAM_ST
3
E2
2
E1
4
VSS
1
E0
5SDA
6SCL
7WC
8VCC
L/DIM0_VS
L/DIM0_MOSI
TP104
/PCM_CE2
TCK0
R127
3.3K
OPT
I2C_SDA2
+3.3V_TUNER
R1742001%
+3.3V_TUNER
R1732001%
OPM1
X101
24MHz
4
GND_2 1X-TAL_1
2GND_1
3
X-TAL_2
SOC_RX
AR100
33
1/16W
IC101
LG1311
XIN_MAIN
B23
XO_MAIN
A23
PORES_N
AG21
BOOT_MODE
AJ18
PLLSET0
AB8
PLLSET1
AC8
OPM0
AD8
OPM1
AE8
L_VSOUT_LD/TRST0_N
Y7
DIM0_SCLK/TMS0
Y6
DIM1_SCLK/TCK0
W7
DIM1_MOSI/TDI0
W6
DIM0_MOSI/TDO0
W5
SPI_CS0
AG30
SPI_SCLK0
AG28
SPI_DO0
AG29
SPI_DI0/TRST1_N
AH29
SPI_CS1/TMS1
AJ27
SPI_SCLK1/TCK1
AH27
SPI_DO1/TDO1
AG26
SPI_DI1/TDI1
AH26
EXT_INTR0
AJ12
EXT_INTR1
AJ13
EXT_INTR2
AH12
EXT_INTR3
AG12
UART0_RXD
AH23
UART0_TXD
AG22
UART1_RXD
AH7
UART1_TXD
AJ7
UART1_RTS_N
AG8
UART1_CTS_N
AH8
SCL0
AH11
SDA0
AG11
SCL1
AH9
SDA1
AG9
SCL2
AG10
SDA2
AJ9
SCL3
AH22
SDA3
AJ22
SCL4
AH10
SDA4
AJ10
SCL5
AG23
SDA5
AH24
PWM0
AC6
PWM1
AC7
PWM2
AD7
PWM_IN
AB7
EMMC_CLK
G32
EMMC_CMD
G33
EMMC_RESETN
G31
EMMC_DATA7
D31
EMMC_DATA6
F33
EMMC_DATA5
F32
EMMC_DATA4
E32
EMMC_DATA3
F31
EMMC_DATA2
D33
EMMC_DATA1
D32
EMMC_DATA0
E31
USB2_0_DP0 AN9
USB2_0_DM0 AM9
USB2_0_TXRTUNE AN8
USB2_1_DP0 H32
USB2_1_DM0 J31
USB2_1_TXRTUNE H33
USB3_DP0 N31
USB3_DM0 N32
USB3_TXP0 P33
USB3_TXM0 P32
USB3_RXP0 M32
USB3_RXM0 M33
USB3_RESREF0 P31
USB3_DP1 K33
USB3_DM1 K32
USB3_TXP1 L32
USB3_TXM1 L31
USB3_RXP1 K31
USB3_RXM1 J32
USB3_RESREF1 M31
HUB_PORT_OVER0 W28
HUB_VBUS_CTRL0 W29
EB_CS3 H28
EB_CS2 J30
EB_CS1 J28
EB_CS0 J29
EB_WE_N G30
EB_OE_N F30
EB_WAIT H29
EB_BE_N1 G29
EB_BE_N0 G28
CAM_CD1_N P28
CAM_CD2_N P27
CAM_CE1_N U28
CAM_CE2_N R29
CAM_IREQ_N V27
CAM_RESET T28
CAM_INPACK_N T29
CAM_VCCEN_N R28
CAM_WAIT_N U27
CAM_REG_N N29
EB_ADDR0 K30
EB_ADDR1 E30
EB_ADDR2 M30
EB_ADDR3 N28
EB_ADDR4 M28
EB_ADDR5 M29
EB_ADDR6 L29
EB_ADDR7 K29
EB_ADDR8 K28
EB_ADDR9 L28
EB_ADDR10 D30
EB_ADDR11 F29
EB_ADDR12 C32
EB_ADDR13 C33
EB_ADDR14 C31
EB_ADDR15 B33
EB_DATA0 B32
EB_DATA1 A32
EB_DATA2 B31
EB_DATA3 A31
EB_DATA4 A30
EB_DATA5 B30
EB_DATA6 C30
EB_DATA7 C29
C101
10pF
LOADCAP_ATSC_PCB
C102
10pF
LOADCAP_ATSC_PCB
1
MID_LG1311 2013.04.04
31
M14 Symbol A
PLL SET[1:0] : internal pull up
"00" : CPU(1200Mhz),M0 / M1 DDR(792,792 Mhz)
"01" : CPU(1056Mhz),M0 / M1 DDR(672,672 Mhz)
"10" : CPU(1056Mhz),M0 / M1 DDR(792,792 Mhz)
"11" : CPU( 960Mhz),M0 / M1 DDR(792,792 Mhz)
MAIN Clock(24Mhz)
System Configuration
I2C
OP MODE[1:0]
"00" : Normal Mode
"01/10/11" : Internal Test mode
Extenal test only
BOOT_MODE0
INSTANT_MODE0
INSTANT boot MODE
"1 : Instant boot
"0 : normal
(internal pull down)
I2C PULL UP
NVRAM
BOOT MODE
"0 : EMMC
"1 : TEST MODE

Write Protection
- Low : Normal Operation
- High : Write Protection
Jtag-0 I/F
System Clock for Analog block(24Mhz)
Extenal test only
PAGE 1
Clock for M14-A0
Jtag-1 I/F
LOCAL DIMMING I2C CONTROL
I2C_1 : AMP
I2C_2 : T-CON,L/DIMING
I2C_3 : MICOM
I2C_4 : S/Demod,T2/Demod, LNB
I2C_5 : NVRAM
I2C_6 : TUNER_MOPLL(T/C,ATV)
Copyright ⓒ 2014 LG Electronics. Inc. All right reserved.
Only for training and service purposes
LGE Internal Use Only

THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FIRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFACTURES SPECIFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
M14-Display In/Out
TPI_DATA[3]
FE_DEMOD1_TS_DATA[6]
FE_DEMOD1_TS_DATA[3]
FE_DEMOD1_TS_DATA[2]
TPI_DATA[7]
TPO_DATA[0]
TPI_DATA[0]
TPO_DATA[5]
FE_DEMOD1_TS_DATA[7]
TPO_DATA[6]
TPI_DATA[6]
FE_DEMOD1_TS_DATA[0]
TPO_DATA[3]
TPI_DATA[2]
TPO_DATA[1]
TPO_DATA[4]
TPO_DATA[2]
TPI_DATA[1]
TPI_DATA[5]
TPI_DATA[4]
TPO_DATA[7]
FE_DEMOD1_TS_DATA[5]
FE_DEMOD1_TS_DATA[1]
FE_DEMOD1_TS_DATA[4]
TP209
R226
100
1/16W
5%
TPI_ERR
TP210
BT_RESET
FE_DEMOD2_TS_CLK
R221 10K
DDR_3G
FE_DEMOD2_TS_CLK
GST_SOC
TXDCLKN/TX14N
TXBCLKN/TX2N
TXCCLKP/TX20P
R202 10K
BIT0_0
TXC4N/TX18N
R210 10K
BIT4_0
TXA1N/TX10N
BIT5
MODEL_OPT_10
SC_DET
TXC1P/TX22P
FE_DEMOD3_TS_SYNC
BIT1
TP203
BIT7
SC_DET
TPO_SOP
FE_DEMOD3_TS_CLK
BIT3
TPO_VAL
BIT2
FE_DEMOD2_TS_SYNC
TP213
R224
33
OPT OPC_EN
BIT3
TP219
TPO_CLK
BIT4
COMP1_DET
FE_DEMOD2_TS_DATA
TXC2N/TX21N
TPO_ERR
TXD1N/TX16N
TXD2P/TX15P
TPO_DATA[0-7]
EO_SOC
CAM_SLIDE_DET
TP227
TXB3N/TX1NFE_DEMOD3_TS_ERROR
FE_DEMOD2_TS_VAL
FE_DEMOD3_TS_DATA
TP226
MODEL_OPT_9
FE_DEMOD2_TS_SYNC
R219 10K
DDR3_1.5GB
TPI_VAL
TXBCLKP/TX2P
BIT6
/RST_HUB
FE_DEMOD2_TS_DATA
TP204
TXC2P/TX21P
CAM_SLIDE_DET
TXB2N/TX3N
TP211
TXD1P/TX16P
LED_SCL
BIT0
R201 10K
BIT0_1
TXB4N/TX0N
FE_DEMOD1_TS_SYNC
TP221
C200
1000pF
50V
FE_DEMOD1_TS_ERROR
TPI_CLK
+3.3V_NORMAL
TPI_DATA[0-7]
R215 10K
BIT7_1
TP206
TP202
/TU_RESET1
TXC0N/TX23N
R205 10K
BIT2_1
TXB1N/TX4N
R220 10K
DDR3_2GB
EPI_SOE
TXA2N/TX9N
TPI_DATA[0-7]
FE_DEMOD1_TS_DATA[0-7]
TP208
TXD4N/TX12N
MODEL_OPT_9
TPI_SOP
TP212
TXB4P/TX0P
DEBUG
TPI_VAL
RF_SWITCH_CTL
TXA3N/TX7N
R225
33
OPT
/TU_RESET2
TP214
TXACLKN/TX8N
2D/3D_CTL
/RST_PHY
MCLK_SOC
TXA2P/TX9P
FE_DEMOD2_TS_ERROR
TP228
R203 10K
BIT1_1
LED_SDA
R206 10K
BIT2_0
FE_DEMOD3_TS_CLK
TXC3N/TX19N
TXC4P/TX18P
FE_DEMOD3_TS_DATA
TPI_ERR
TXD4P/TX12P
R209 10K
BIT4_1
TP220
TPI_CLK
BIT2
TXA3P/TX7P
TXD0N/TX17N
TXD0P/TX17P
TXA4P/TX6P
FE_DEMOD2_TS_VAL
R222 10K
NON_DDR_3G
GCLK_SOC
TPI_SOP
TXACLKP/TX8P
IR_B_RESET
BIT1
R211 10K
BIT5_1
FE_DEMOD3_TS_ERROR
TXD3N/TX13N
TP225
FE_DEMOD1_TS_VAL
CAM_TRIGGER_DET
MODEL_OPT_8
BIT4
R217 10K
DDR3_DDP
TXA4N/TX6N
R207 10K
BIT3_1
FE_DEMOD2_TS_ERROR
R212 10K
BIT5_0
MODEL_OPT_8
R214 10K
BIT6_0
TXA0N/TX11N
TXC3P/TX19P
TXC0P/TX23P
TP215
BIT5
FE_DEMOD3_TS_VAL
INSTANT_BOOT
EPI_SOE
TPO_ERR
TP207
AV1_CVBS_DET
TXA1P/TX10P
TPO_CLK
TXD2N/TX15N
TXB1P/TX4P
R223
3.3K
TXA0P/TX11P
TXC1N/TX22N
TXB0P/TX5P
BIT7
TP218
R204 10K
BIT1_0
TXD3P/TX13P
TP205
TXDCLKP/TX14P
BIT6
R208 10K
BIT3_0
TXCCLKN/TX20N
TXB3P/TX1P
TXB2P/TX3P
AMP_RESET_N
R218 10K
DDR3_NON_DDP
FE_DEMOD1_TS_CLK
TXB0N/TX5N
FE_DEMOD3_TS_VAL
BIT0
MODEL_OPT_10 EPI_LOCK8/6
TPO_DATA[0-7]
R213 10K
BIT6_1
DEBUG
R216 10K
BIT7_0
HP_DET
TPO_VAL
CAM_TRIGGER_DET
/RST_HUB
+3.3V_NORMAL
FE_DEMOD3_TS_SYNC
SW201
JTP-1127WEM
12
43
TPO_SOP
MODEL_OPT_11
MODEL_OPT_12
MODEL_OPT_12
MODEL_OPT_11
R227 10K
OPT
R229 10K
OPT
R228 10K
OPT
R230 10K
OPT
R231 4.7K
IC101
LG1311
TP_DVB_CLK
AH30
TP_DVB_SOP
AH32
TP_DVB_VAL
AH31
TP_DVB_ERR
AH33
TP_DVB_DATA7
AM33
TP_DVB_DATA6
AL32
TP_DVB_DATA5
AL33
TP_DVB_DATA4
AK32
TP_DVB_DATA3
AK33
TP_DVB_DATA2
AK31
TP_DVB_DATA1
AJ30
TP_DVB_DATA0
AJ31
STPI0_CLK
AL31
STPI0_SOP
AN32
STPI0_VAL
AM32
STPI0_ERR
AN31
STPI0_DATA
AM31
STPI1_CLK
AH28
STPI1_SOP
AJ28
STPI1_VAL
AK30
STPI1_ERR
AJ29
STPI1_DATA
AG27
TPI_CLK
A28
TPI_SOP
B28
TPI_VAL
B29
TPI_ERR
C28
TPI_DATA0
A27
TPI_DATA1
B27
TPI_DATA2
C27
TPI_DATA3
B26
TPI_DATA4
C26
TPI_DATA5
B25
TPI_DATA6
A25
TPI_DATA7
C25
GPIO31
AG13
GPIO30
AJ19
GPIO29
AG14
GPIO28
AG15
GPIO27
AJ15
GPIO26
AH19
GPIO25
AH18
GPIO24
AG19
GPIO23
AH5
GPIO22
AJ5
GPIO21
AJ6
GPIO20
AH6
GPIO19
AG6
GPIO18
AG5
GPIO17
AF7
GPIO16
AG7
GPIO15
AG24
GPIO14
AH16
GPIO13
V29
GPIO12
AJ21
GPIO11
AH21
GPIO10
V28
GPIO9
AG16
GPIO8
AJ24
GPIO7
AH17
GPIO6
AG17
GPIO5
AH13
GPIO4
AH15
GPIO3
AG18
GPIO2
AH14
GPIO1
AJ16
GPIO0
AH20
TPIO_CLK D28
TPIO_SOP E29
TPIO_VAL E28
TPIO_ERR F28
TPIO_DATA0 D27
TPIO_DATA1 E27
TPIO_DATA2 F27
TPIO_DATA3 E26
TPIO_DATA4 F26
TPIO_DATA5 E25
TPIO_DATA6 D25
TPIO_DATA7 F25
EPI_SOE AA5
EPI_MCLK AB5
EPI_GCLK AA7
EPI_EO AA6
EPI_VST AB6
TX_0N AK8
TX_0P AL8
TX_1N AK7
TX_1P AL7
TX_2N AM6
TX_2P AN6
TX_3N AK6
TX_3P AL6
TX_4N AK5
TX_4P AL5
TX_5N AN4
TX_5P AN3
TX_6N AM2
TX_6P AM1
TX_7N AM4
TX_7P AM3
TX_8N AL4
TX_8P AL3
TX_9N AK2
TX_9P AK1
TX_10N AK4
TX_10P AK3
TX_11N AJ4
TX_11P AJ3
TX_12N AH2
TX_12P AH1
TX_13N AH4
TX_13P AH3
TX_14N AG4
TX_14P AG3
TX_15N AF2
TX_15P AF1
TX_16N AF4
TX_16P AF3
TX_17N AE4
TX_17P AE3
TX_18N AD2
TX_18P AD1
TX_19N AD4
TX_19P AD3
TX_20N AC4
TX_20P AC3
TX_21N AB2
TX_21P AB1
TX_22N AB4
TX_22P AB3
TX_23N AA4
TX_23P AA3
TX_LOCKN AM8
2013.04.04
M14 Symbol B 2
MID_LG1311
31
For ISP
EPI FHD, 60Hz, V14_32 inch (6lane)
HIGH
EPI FHD, 120Hz, V13 (6 lane)
LVDS HD, 60Hz SMALL SMART
1 / 1
1 / 0
TYPE
0 / 0 / 0 / 1
LVDS FHD, 60Hz
DDR3
DDP
FRC
1 / 1 / 0 / 0
0 / 1 / 1 / 1
LVDS FHD, 120Hz
TAIWAN/COLOM
1 / 1 / 1 / 0
OLED
0 / 1 / 0 / 0
EU/CIS
0 / 1 / 1 / 0
0 / 0 / 0 / 0
0 / 1 / 0 / 1
1 / 0 / 1 / 0
0 / 0
1 / 0 / 0 / 1
PAGE 2
PANEL TYPE
BACK-END OPTIONAREA OPTION
2GB
FHD
0 / 0 / 1 / 0
Model Option
MODEL_OPT_8
1 / 0 / 1 / 1
EPI FHD, 120Hz, v14_32inch (6 lane)
Vby1 FHD, 120Hz
1.5GB
BIT[2/3/4/5]DVB
LVDS FHD, 60Hz, CP BOX
1 / 0 / 0 / 0
NON_DDP
EPI FHD, 120Hz, V12 (6 lane)
LOW
1 / 1 / 0 / 1
LVDS HD, 60Hz
DDR3
MODEL_OPT_10
BIT [0/1]
0 / 1
ATSC
0 / 0 / 1 / 1
JP
CHINA/HONGKONG MODEL_OPT_9
1 / 1 / 1 / 1
EPI FHD, 120Hz, V14 (8 lane)
Near AMP
ASIA/AFRICA
KOREA
N/AMERICA
S/AMERCIA
JAPAN
TAIWAN/COL
T/C
1 / 1
T2/C
BIT [6/7]
1 / 0
0 / 1
T2/C/S2/ATV_SOC
AJJA
0 / 0
T2/C/S2/ATV_EXT
EU/CIS CHINA/HONG
T/C
T2/C/ATV_SOC
T2/C/S2
DDR3 3G
NON_DDR3 3G
FOR UD
T/C
T2/C
T2/C PIP
Default Default
ISDB
BRAZILKOREA
ISDB PIP
ATSC PIP
ATV_EXT
JAPAN
ATV_SOC
NORTH AMERICA
ATSC PIP
ATV_SOC
ATV_EXT
MODEL_OPT_11
MODEL_OPT_12
LVDS FHD, 120Hz OLED
T2/C/ATV_EXT
NOT GPIO! OLED ECO POWER CTL
Copyright ⓒ 2014 LG Electronics. Inc. All right reserved.
Only for training and service purposes
LGE Internal Use Only

THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FIRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFACTURES SPECIFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
M14-AV In/Out
C309
1000pF
50V
OPT
TP304
COMP1/AV1/DVI_L_IN
EPHY_REFCLK
D2-_HDMI1
TP316
C337
33pF
OPT
C365
0.22uF
10V
HP_OUT
C318 0.047uF
TU_ALL_2178B
D0-_HDMI2
TUNER_SIF
HP_ROUT
R353 0
EU
R373
10
AUDA_OUTR
R365 100
TP308
C316 4.7uF
C346 0.047uF
C351 0.1uF
C11011 0.1uF
16V
INT_ADEMOD
COMP2_PB_IN_SOC
TP312
C356
1uF
10V
SOC_CVBS_OUT
AUDA_OUTL
D1+_HDMI4
EPHY_MDIO
R323 10K
1%
EPHY_TXD0
COMP1_PR_IN_SOC
TP305
R309 27K
1%
SC_CVBS_IN_SOC
+3.3V_NORMAL
ADC_I_INP
C343 0.047uF
TU_CVBS_SOC
SC_FB_SOC
TP302
CK+_HDMI4
R377
5.1K
HP_LOUT_MAIN
ADC_I_INN
R322 10K
1%
C11009
68pF
50V
INT_ADEMOD
C333
0.01uF
TU_ALL_IntDemod
TP313
D1+_HDMI1
L305
BLM15BD121SN1
EPHY_TXD1
L307
120-ohm
COMP1_Y_IN_SOC_SOY
C324 0.047uF
C334
0.01uF
50V
EU
R345
51
TU_ALL_IntDemod
C342
22pF
OPT
SMARTCARD_PWR_SEL/SD_EMMC_DATA[1]
SMARTCARD_RST/SD_EMMC_DATA[2]
C335
22pF
OPT
IF_AGC
R326 75
1%
1005
R350
470
TU_ALL_IntDemod
D1+_HDMI2
COMP2_PR_IN_SOC
CK+_HDMI1
D2+_HDMI1
TP310
C332
0.01uF
TU_ALL_IntDemod
COMP1/AV1/DVI_R_IN
AUDA_OUTL
DDC_SDA_4
R520733
R372
10
C352 0.1uF
SMARTCARD_DATA/SD_EMMC_CLK
SMARTCARD_CLK/SD_EMMC_DATA[0]
C317 4.7uF
R384 4.7K
ADC_I_INP
C306
0.01uF
50V
DDC_SCL_2
TU_CVBS
SMARTCARD_CLK/SD_EMMC_DATA[0]
TP315
SC_ID_SOC
C336
0.01uF
50V
EU
AUAD_R_REF
R11023
390
INT_ADEMOD
DDC_SDA_2
SCART_LOUT_SOC
COMP2_PB_IN_SOC
TP319
HP_LOUT
COMP1_PB_IN_SOC
AUAD_R_CH2_IN
R344
51
TU_ALL_IntDemod
R335 33
SPDIF_OUT
C345 0.047uF
SCART_ROUT_SOC
D0+_HDMI4
5V_HDMI_4
R11022
390
INT_ADEMOD
CK-_HDMI4
L308
BLM18PG121SN1D
HP_OUT
SC_FB_SOC
AUAD_L_REF
R358 68
R303 22K
R520633
AUAD_R_CH2_IN
R310 27K
1%
DDC_SDA_1
COMP1_Y_IN_SOC_SOY
D1-_HDMI2
ADC_I_INN
R359 68
COMP2_Y_IN_SOC
5V_HDMI_2
EPHY_RXD0
COMP1_PB_IN_SOC
TU_CVBS_SOC
D0-_HDMI4
L303
OPT
C344 0.047uF
AUAD_L_CH3_IN
C348 2.2uF
10V
SMARTCARD_DATA/SD_EMMC_CLK
AUD_MASTER_CLK
SMARTCARD_DET/SD_EMMC_DATA[3]
AUAD_L_REF
DDR3_OPT2
AUAD_R_CH3_IN
D2+_HDMI2
D0-_HDMI1
C353
4.7uF
10V R375 10
COMP1_PR_IN_SOC
DDR3_OPT2
R381
47K
1%
AUAD_L_CH2_IN
DTV/MNT_V_OUT_SOC
SMARTCARD_PWR_SEL/SD_EMMC_DATA[1]
COMP2_PR_IN_SOC
TP314
R312 0
L309
BLM18PG121SN1D
HP_OUT
C349
0.1uF
16V
AVDD25
R357 68
CK+_HDMI2
AUDA_OUTR
DDC_SCL_1
COMP2_Y_IN_SOC_SOY
TP307
L304
BLM15BD121SN1
C338
0.1uF
OPT
DDC_SCL_4
DTV/MNT_V_OUT_SOC
R374
51K
1%
SMARTCARD_VCC/SD_EMMC_CMD
AVDD25
AUAD_R_REF
D2-_HDMI2
TP303
C366
0.22uF
10V
HP_OUT
AUD_LRCK
R367 0
GOOGLE
SC_ID_SOC
HDMI_HPD_2
DDR3_OPT1
EPHY_CRS_DV
R380
51K
1%
TP318
TP306
C303
150pF
50V
OPT
AV1_CVBS_IN_SOC
EPHY_EN
C305
0.01uF
50V
R368 100
R369 100
TP311
R379
5.1K
10uF
10V
C354
R304 22K
IF_P
COMP1_Y_IN_SOC
R311 0
R351 22K
EU
TP317
R382 4.7K
C331
22pF
TU_IntDemod_IF_22p
EPHY_MDC
C340
22pF
OPT
R383 4.7K
OPT
AUD_LRCH
C312 0.1uF
TU_ALL_2178B
R376
5.1K
SOC_CVBS_OUT
COMP1_Pr
10uF 10VC347
HP_ROUT_AMP
HP_LOUT_AMP
D0+_HDMI2
R354 0
EU
D2-_HDMI4
R329 100
TU_ALL_2178B
TP320
MHL_DET
R356 68
C359
1uF
10V
SPDIF_OUT_ARC
D2+_HDMI4
R318 75
1%
1005
SCART_ROUT_SOC
HDMI_HPD_4
R355 0
EU
AUAD_L_CH3_IN
EPHY_RXD1
D1-_HDMI4
R371 0
GOOGLE
R366 100
CK-_HDMI1
C322 0.047uF
R378
47K
1%
5V_HDMI_1
AUAD_L_CH2_IN
HDMI_HPD_1
DDR3_OPT1
COMP1_Pb
R370 0
GOOGLE
SMARTCARD_RST/SD_EMMC_DATA[2]
R352 22K
EU
I2S_AMP
SC_CVBS_IN_SOC
C357
1uF
10V
D1-_HDMI1
AUD_SCK
D0+_HDMI1
R333 33
C313
4.7uF
10V
COMP1_Y_IN_SOC
SCART_LOUT_SOC
C11010
68pF
50V
INT_ADEMOD
R360 33
IF_N
AUAD_R_CH3_IN
CK-_HDMI2
HP_ROUT_MAIN
SMARTCARD_VCC/SD_EMMC_CMD
C339
100pF
50V
OPT
R385 4.7K
OPT
SMARTCARD_DET/SD_EMMC_DATA[3]
D1-_HDMI3
CK+_HDMI3
D0+_HDMI3
D2-_HDMI3
D2+_HDMI3
CK-_HDMI3
D0-_HDMI3
D1+_HDMI3
HDMI_HPD_3
DDC_SDA_3
DDC_SCL_3
5V_HDMI_3_SOC
D0-_HDMI3
D2+_HDMI3
D1+_HDMI3
CK-_HDMI3
HDMI_HPD_3
D2-_HDMI3
CK+_HDMI3
DDC_SDA_3
D0+_HDMI3
DDC_SCL_3
D1-_HDMI3
5V_HDMI_3_SOC
TP321
TP322
TP323
TP324
TP325
TP326
TP327
TP328
TP329
TP330
TP331
TP332
IC101
LG1311
CVBS_IN1
AL27
CVBS_IN2
AK26
CVBS_IN3
AM27
CVBS_VCM
AL26
BUF_OUT1
AN27
SC1_SID
AL25
SC1_FB
AM25
SOY1_IN
AN23
Y1_IN
AL22
PB1_IN
AK21
PR1_IN
AK22
SOY2_IN
AL24
Y2_IN
AK23
PB2_IN
AL23
PR2_IN
AK24
ADC1_COM
AL21
ADC2_COM
AM23
ADC3_COM
AN25
AVSS25_COMP_REF
AM21
AVDD25_COMP_REF
AN21
AUDA_SCART_OUTL
AK16
AUDA_SCART_OUTR
AL16
AUAD_L_CH1_IN
AL19
AUAD_R_CH1_IN
AK19
AUAD_L_CH2_IN
AN19
AUAD_R_CH2_IN
AM19
AUAD_L_CH3_IN
AN17
AUAD_R_CH3_IN
AM17
AUAD_L_CH4_IN
AL17
AUAD_R_CH4_IN
AK17
AUDA_OUTL
AK20
AUDA_OUTR
AL20
AUAD_L_REF
AK18
AUAD_R_REF
AL18
AUD_VBG_EXT
AN15
IEC958OUT
AM15
AUDCLK_OUT
AN11
DAC_LRCH
AK11
DAC_SLRCH
AK10
DAC_CLFCH
AL10
DAC_SCK
AL11
DAC_LRCK
AM11
PCMI3LRCH
AD5
PCMI3LRCK
AE5
PCMI3SCK
AE7
AUDCLK_IN
AE6
FRC_LRSYNC
AD6
AAD_ADC_SIF
AK29
AAD_ADC_SIFM
AL29
IFAGC
AM29
DMD_DAC_OUT
AK27
DMD_SIF_OUT
AL30
DMD_ADC_INP
AK28
DMD_ADC_INN
AL28
DMD_ADC_INCOM
AN29
SD_CLK E22
SD_CMD D22
SD_CD_N F22
SD_WP_N F24
SD_DATA3 D24
SD_DATA2 E24
SD_DATA1 F23
SD_DATA0 E23
RMII_REF_CLK AK14
RMII_CRS_DV AK12
RMII_MDIO AL12
RMII_MDC AK13
RMII_TXEN AL13
RMII_TXD1 AM13
RMII_TXD0 AN13
RMII_RXD1 AL14
RMII_RXD0 AK15
HDMI_1_SCL AE27
HDMI_1_SDA AF28
HDMI_1_HPD AE29
HDMI_1_5V_DET AF27
HDMI_1_ARC AE28
HDMI_1_RX_0 AF33
HDMI_1_RX_0B AF32
HDMI_1_RX_1 AE31
HDMI_1_RX_1B AE30
HDMI_1_RX_2 AD31
HDMI_1_RX_2B AD30
HDMI_1_RX_C AF31
HDMI_1_RX_CB AF30
HDMI_2_SCL AD28
HDMI_2_SDA AD29
HDMI_2_HPD AC27
HDMI_2_5V_DET AD27
HDMI_2_RX_0 AC31
HDMI_2_RX_0B AC30
HDMI_2_RX_1 AB33
HDMI_2_RX_1B AB32
HDMI_2_RX_2 AA31
HDMI_2_RX_2B AA30
HDMI_2_RX_C AD32
HDMI_2_RX_CB AD33
HDMI_3_SCL AB28
HDMI_3_SDA AB27
HDMI_3_HPD AB29
HDMI_3_5V_DET AC28
HDMI_3_RX_0 Y32
HDMI_3_RX_0B Y33
HDMI_3_RX_1 W31
HDMI_3_RX_1B W30
HDMI_3_RX_2 V33
HDMI_3_RX_2B V32
HDMI_3_RX_C Y31
HDMI_3_RX_CB Y30
HDMI_4_SCL Y27
HDMI_4_SDA AA28
HDMI_4_CBUS_HPD Y28
HDMI_4_CD_SENSE AA29
HDMI_4_5V_DET AA27
HDMI_4_RX_0 T31
HDMI_4_RX_0B T30
HDMI_4_RX_1 T32
HDMI_4_RX_1B T33
HDMI_4_RX_2 R31
HDMI_4_RX_2B R30
HDMI_4_RX_C U31
HDMI_4_RX_CB U30
C331-*1
15pF
50V
TU_IntDemod_IF_15p
3
2013.04.04
MID_LG1311
31
M14 Symbol C
Close to IC101
AUDIO OUT
Tuner IF Filter
Place SOC Side
Place JACK Side
AV1_CVBS/COMP1_Y Circuit was moved to 34Page
AUDIO IN
COMP
Placed as close as possible to LG1311
PLACE AT JACK SIDE
Placed as close as possible to IC101
Place at JACK SIDE
DDR3 VENDOR OPTION
PAGE 3
MAIN I2S_I/F
To ADC
C331 option
- TU_IntDemod_IF_22p -> EU/AJ All_IndDemod, US/KR/BR/TW/CO 2tuner All
- TU_IntDemod_IF_15p -> US/KR/BR/TW/CO 1tuner All
Copyright ⓒ 2014 LG Electronics. Inc. All right reserved.
Only for training and service purposes
LGE Internal Use Only

THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FIRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFACTURES SPECIFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
M0_DDR_DQ19
M0_DDR_DQ1
M0_DDR_DQS2
R402
1K 1%
M0_DDR_A9
M0_1_DDR_VREFCA
M0_DDR_DQS_N1
M0_DDR_DQS1
M0_DDR_DQ1
R415
1K 1%
VREF_M0_0
M0_DDR_DQ10
R411
1K 1%
M0_DDR_DQ25
M0_DDR_A15
M0_DDR_WEN
R408
1K 1%
M0_DDR_DQ8
M0_DDR_A7
M0_DDR_DQS_N0
M0_1_DDR_VREFDQ
M0_DDR_A6
M0_DDR_DQ15
M0_DDR_A13
M0_DDR_DQS_N2
C401
0.1uF
M0_DDR_DQ4
M0_DDR_A11
M0_DDR_DQS1
M0_DDR_DQ26
M0_DDR_DQ21
M0_DDR_A5
+1.5V_DDR
R410
100
M0_DDR_BA0M0_D_CLKN
M0_DDR_DQ16
M0_DDR_DQ13
M0_DDR_A8
M0_DDR_A10
M0_DDR_DQ21
R412
1K 1%
M0_DDR_DM1
M0_DDR_DQ25
+1.5V_DDR
M0_U_CLKN
M0_DDR_DQS0
M0_DDR_A4
M0_D_CLK
M0_DDR_A13
M0_DDR_A9
M0_D_CLK
M0_DDR_DQ17
M0_DDR_DQS3
M0_DDR_A6
M0_DDR_VREFDQ
M0_DDR_A14
M0_DDR_DQ12
M0_D_CLKN
M0_DDR_DQ23
H5TQ4G63AFR-PBC
IC402
DDR_512MB_HYNIX_1600_29n
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
A15
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA M8
VREFDQ H1
ZQ L8
VDD_1 B2
VDD_2 D9
VDD_3 G7
VDD_4 K2
VDD_5 K8
VDD_6 N1
VDD_7 N9
VDD_8 R1
VDD_9 R9
VDDQ_1 A1
VDDQ_2 A8
VDDQ_3 C1
VDDQ_4 C9
VDDQ_5 D2
VDDQ_6 E9
VDDQ_7 F1
VDDQ_8 H2
VDDQ_9 H9
NC_1 J1
NC_2 J9
NC_3 L1
NC_4 L9
A14
T7
VSS_1 A9
VSS_2 B3
VSS_3 E1
VSS_4 G8
VSS_5 J2
VSS_6 J8
VSS_7 M1
VSS_8 M9
VSS_9 P1
VSS_10 P9
VSS_11 T1
VSS_12 T9
VSSQ_1 B1
VSSQ_2 B9
VSSQ_3 D1
VSSQ_4 D8
VSSQ_5 E2
VSSQ_6 E8
VSSQ_7 F9
VSSQ_8 G1
VSSQ_9 G9
M0_DDR_BA0
M0_DDR_A5
M0_DDR_BA2
M0_DDR_DQS_N3
M0_DDR_A1
M0_DDR_BA2
M0_DDR_DQ11
M0_DDR_DQ27
M0_DDR_DQS0
M0_DDR_DQ17
VREF_M0_1
R416
1K 1%
M0_DDR_DQ3
M0_DDR_A3
M0_DDR_A2
M0_DDR_A14
M0_DDR_CKE
M0_DDR_CASN
C407 0.1uF
M0_DDR_A4
R419
240
1%
M0_DDR_DQ24
M0_DDR_CKE
M0_DDR_A13
M0_DDR_DQ7
M0_DDR_DQ9
M0_DDR_DM1
M0_DDR_DQ9
M0_DDR_DQ13
M0_DDR_A12
+1.5V_DDR
C406
0.1uF
M0_U_CLK
M0_DDR_WEN
R414
1K 1%
M0_DDR_DQS_N2
VREF_M0_1
M0_1_DDR_VREFCA
M0_DDR_BA1
C408
0.1uF
M0_DDR_CKE
M0_DDR_DQ20
M0_DDR_DQ5
M0_DDR_A1
R404
10K
OPT
M0_U_CLKN
M0_DDR_DM2
M0_DDR_BA2
M0_DDR_DQS2
M0_DDR_DQ31
M0_DDR_DQ11
M0_DDR_DQ30
R409
1K 1%
M0_DDR_DQ15
M0_DDR_A14
M0_DDR_BA1
M0_DDR_DQS_N3
M0_DDR_A15
M0_DDR_DQ5
M0_DDR_A8
M0_DDR_DQ30
M0_DDR_A6
M0_DDR_DQS_N1
M0_DDR_DQ6
R403
1K 1%
M0_DDR_ODT
M0_DDR_A10
C403 0.1uF
C402
0.1uF
MT41K256M16HA-125:E
IC402-*1
DDR_512MB_MICRON
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQ0
E3
DQ1
F7
DQ2
F2
DQ3
F8
DQ4
H3
DQ5
H8
DQ6
G2
DQ7
H7
DQ8
D7
DQ9
C3
DQ10
C8
DQ11
C2
DQ12
A7
DQ13
A2
DQ14
B8
DQ15
A3
VREFCA M8
VREFDQ H1
ZQ L8
VDD_1 B2
VDD_2 D9
VDD_3 G7
VDD_4 K2
VDD_5 K8
VDD_6 N1
VDD_7 N9
VDD_8 R1
VDD_9 R9
VDDQ_1 A1
VDDQ_2 A8
VDDQ_3 C1
VDDQ_4 C9
VDDQ_5 D2
VDDQ_6 E9
VDDQ_7 F1
VDDQ_8 H2
VDDQ_9 H9
NC_1 J1
NC_2 J9
NC_3 L1
NC_4 L9
A14 T7
VSS_1 A9
VSS_2 B3
VSS_3 E1
VSS_4 G8
VSS_5 J2
VSS_6 J8
VSS_7 M1
VSS_8 M9
VSS_9 P1
VSS_10 P9
VSS_11 T1
VSS_12 T9
VSSQ_1 B1
VSSQ_2 B9
VSSQ_3 D1
VSSQ_4 D8
VSSQ_5 E2
VSSQ_6 E8
VSSQ_7 F9
VSSQ_8 G1
VSSQ_9 G9
M0_DDR_A3
M0_DDR_DQ27
+1.5V_DDR
M0_DDR_DQ3
M0_DDR_A12
C430 1uF
M0_DDR_DQ19
M0_DDR_DQ8
M0_DDR_BA0
M0_DDR_DQ26
R401 240
1%
M0_DDR_DQ22
M0_DDR_DQS3
M0_DDR_ODT
M0_DDR_A15
M0_D_CLKN
+1.5V_DDR
M0_DDR_RESET_N
C414 1uF
M0_DDR_DQ7
M0_DDR_DQ14
R406
1K 1%
M0_DDR_DM0
M0_DDR_BA1
M0_DDR_RASN
M0_DDR_DQ14
M0_DDR_DQ12
M0_U_CLKN
MT41K256M16HA-125:E
IC401-*1
DDR_512MB_MICRON
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQ0
E3
DQ1
F7
DQ2
F2
DQ3
F8
DQ4
H3
DQ5
H8
DQ6
G2
DQ7
H7
DQ8
D7
DQ9
C3
DQ10
C8
DQ11
C2
DQ12
A7
DQ13
A2
DQ14
B8
DQ15
A3
VREFCA M8
VREFDQ H1
ZQ L8
VDD_1 B2
VDD_2 D9
VDD_3 G7
VDD_4 K2
VDD_5 K8
VDD_6 N1
VDD_7 N9
VDD_8 R1
VDD_9 R9
VDDQ_1 A1
VDDQ_2 A8
VDDQ_3 C1
VDDQ_4 C9
VDDQ_5 D2
VDDQ_6 E9
VDDQ_7 F1
VDDQ_8 H2
VDDQ_9 H9
NC_1 J1
NC_2 J9
NC_3 L1
NC_4 L9
A14 T7
VSS_1 A9
VSS_2 B3
VSS_3 E1
VSS_4 G8
VSS_5 J2
VSS_6 J8
VSS_7 M1
VSS_8 M9
VSS_9 P1
VSS_10 P9
VSS_11 T1
VSS_12 T9
VSSQ_1 B1
VSSQ_2 B9
VSSQ_3 D1
VSSQ_4 D8
VSSQ_5 E2
VSSQ_6 E8
VSSQ_7 F9
VSSQ_8 G1
VSSQ_9 G9
M0_DDR_CASN
M0_DDR_A2
M0_DDR_CKE
M0_DDR_DQ0
M0_DDR_CASN
M0_DDR_A9
M0_DDR_RESET_N
M0_DDR_DM0
M0_DDR_A11
M0_DDR_A0
M0_DDR_A11
M0_DDR_DQ29
M0_DDR_A7
M0_DDR_DQ6
C429 1uF
R418
240
1%
M0_DDR_A10
+1.5V_DDR
M0_DDR_A5
M0_DDR_RASN
M0_DDR_DM2
M0_DDR_DM3
M0_D_CLK
M0_DDR_DQ29
M0_DDR_DQ18
M0_DDR_DQ31
M0_DDR_DQ10
R405
100
M0_DDR_DQ2
M0_DDR_A8
M0_DDR_RASN
M0_DDR_A4
M0_DDR_DQS_N0
M0_DDR_DQ22
VREF_M0_0
M0_DDR_RESET_N
M0_DDR_DQ16
M0_DDR_DQ20
M0_DDR_DQ0
+1.5V_DDR
M0_DDR_A3
M0_DDR_DQ2
M0_DDR_DQ23
M0_1_DDR_VREFDQ
M0_DDR_DQ24
M0_DDR_A2
M0_DDR_A0
R417
10K
H5TQ4G63AFR-PBC
IC401
DDR_512MB_HYNIX_1600_29n
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
A15
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA M8
VREFDQ H1
ZQ L8
VDD_1 B2
VDD_2 D9
VDD_3 G7
VDD_4 K2
VDD_5 K8
VDD_6 N1
VDD_7 N9
VDD_8 R1
VDD_9 R9
VDDQ_1 A1
VDDQ_2 A8
VDDQ_3 C1
VDDQ_4 C9
VDDQ_5 D2
VDDQ_6 E9
VDDQ_7 F1
VDDQ_8 H2
VDDQ_9 H9
NC_1 J1
NC_2 J9
NC_3 L1
NC_4 L9
A14
T7
VSS_1 A9
VSS_2 B3
VSS_3 E1
VSS_4 G8
VSS_5 J2
VSS_6 J8
VSS_7 M1
VSS_8 M9
VSS_9 P1
VSS_10 P9
VSS_11 T1
VSS_12 T9
VSSQ_1 B1
VSSQ_2 B9
VSSQ_3 D1
VSSQ_4 D8
VSSQ_5 E2
VSSQ_6 E8
VSSQ_7 F9
VSSQ_8 G1
VSSQ_9 G9
M0_U_CLK
M0_U_CLK
M0_DDR_DQ18
M0_DDR_VREFDQ
R407
1K 1%
M0_DDR_DQ28
C413 1uF
M0_DDR_RESET_N
M0_DDR_DM3
M0_DDR_WEN
M0_DDR_ODT
+1.5V_DDR
M0_DDR_VREFCA
M0_DDR_A0
M0_DDR_A1
M0_DDR_VREFCA
M0_DDR_DQ28
R413
1K 1%
M0_DDR_DQ4
M0_DDR_A7
+1.5V_DDR
M0_DDR_A12
IC101
LG1311
M0_DDR_VREF1 A22
M0_DDR_VREF2 A3
M0_DDR_A0 E13
M0_DDR_A1 E11
M0_DDR_A2 E15
M0_DDR_A3 E17
M0_DDR_A4 D8
M0_DDR_A5 D16
M0_DDR_A6 D9
M0_DDR_A7 E16
M0_DDR_A8 E9
M0_DDR_A9 E14
M0_DDR_A10 D7
M0_DDR_A11 D10
M0_DDR_A12 D11
M0_DDR_A13 D14
M0_DDR_A14 E10
M0_DDR_A15 E12
M0_DDR_BA0 D17
M0_DDR_BA1 E8
M0_DDR_BA2 D13
M0_DDR_U_CLKP C8
M0_DDR_U_CLKN B8
M0_DDR_D_CLKP C17
M0_DDR_D_CLKN B17
M0_DDR_CKE D12
M0_DDR_ODT E19
M0_DDR_RASN D19
M0_DDR_CASN D18
M0_DDR_WEN E18
M0_DDR_RESET_N D15
M0_DDR_DQS_P0 B18
M0_DDR_DQS_N0 C18
M0_DDR_DQS_P1 B16
M0_DDR_DQS_N1 A16
M0_DDR_DQS_P2 B9
M0_DDR_DQS_N2 C9
M0_DDR_DQS_P3 B7
M0_DDR_DQS_N3 A7
M0_DDR_DM0 A15
M0_DDR_DM1 A18
M0_DDR_DM2 A6
M0_DDR_DM3 A9
M0_DDR_DQ0 B20
M0_DDR_DQ1 B13
M0_DDR_DQ2 C21
M0_DDR_DQ3 C14
M0_DDR_DQ4 A21
M0_DDR_DQ5 A13
M0_DDR_DQ6 B21
M0_DDR_DQ7 C13
M0_DDR_DQ8 B14
M0_DDR_DQ9 B19
M0_DDR_DQ10 C15
M0_DDR_DQ11 C20
M0_DDR_DQ12 C16
M0_DDR_DQ13 A19
M0_DDR_DQ14 B15
M0_DDR_DQ15 C19
M0_DDR_DQ16 B11
M0_DDR_DQ17 C5
M0_DDR_DQ18 C12
M0_DDR_DQ19 B4
M0_DDR_DQ20 A12
M0_DDR_DQ21 A4
M0_DDR_DQ22 B12
M0_DDR_DQ23 C4
M0_DDR_DQ24 B5
M0_DDR_DQ25 B10
M0_DDR_DQ26 C6
M0_DDR_DQ27 C11
M0_DDR_DQ28 C7
M0_DDR_DQ29 A10
M0_DDR_DQ30 B6
M0_DDR_DQ31 C10
M0_DDR_ZQCAL E7
MID_LG1311
4
2013.04.04
M14 DDR3-M0 31
DDR3
4Gbit
(x16)
DDR3
4Gbit
(x16)
PAGE 4
Copyright ⓒ 2014 LG Electronics. Inc. All right reserved.
Only for training and service purposes
LGE Internal Use Only