Scenix SX18AC User manual

SX User’s Manual Rev. 1.0 2© 1998 Scenix Semiconductor, Inc. All rights reserved.
www.scenix.com
Scenix™
SX18AC/SX20AC/SX28AC
User’s Manual

© 1998 Scenix Semiconductor, Inc. All rights reserved. 3SX User’sManual Rev. 1.0
www.scenix.com
Revision History
©1998 Scenix Semiconductor, Inc. All rights reserved. No warranty is provided and no liability is
assumed by Scenix Semiconductor with respect to the accuracy of this documentation or the
merchantability orfitnessof theproduct for a particular application. Nolicense of any kind is conveyed
by Scenix Semiconductor with respect to its intellectual property or that of others. All information in
this document is subject to change without notice.
Scenix Semiconductor products are not authorized for use in life support systems or under conditions
where failure of the product would endanger the life or safety of the user, except when prior written
approval is obtained from Scenix Semiconductor.
Scenix™ and the Scenix logo are trademarks of Scenix Semiconductor, Inc.
I2C™ is a trademark of PhilipsCorporation
PIC® is a registered trademark of Microchip Technology, Inc.
Microchip® is a registered trademark of Microchip Technology, Inc.
SX-Key™ is a trademark of Parallax, Inc.
Microwire™ is a trademark of National Semiconductor Corporation
All other trademarks mentioned in this document are property of their respective companies.
Scenix Semiconductor, Inc., 3160 De la Cruz Boulevard, Suite 200, Santa Clara,CA 95054 USA
Telephone: [phone], Web site: hhtp://www.scenix.com
REVISION RELEASEDATE SUMMARY OF CHANGES
1.0 October 16, 1998 First Release

SX User’s Manual Rev. 1.0 4© 1998 Scenix Semiconductor, Inc. All rights reserved.
www.scenix.com
Contents
Chapter 1 Overview
1.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
1.2 Key Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
1.3 CPU Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
1.4 I/O Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
1.5 Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
1.6 Programming and Debugging Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
1.7 Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
1.8 Part Numbers and Pinout Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
1.9 Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Chapter 2 Architecture
2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2.2 Program Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
2.3 Data Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
2.3.1 Banks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
2.4 Special-Function Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
2.4.1 W (Working Register) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
2.4.2 FSR (Indirect through FSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
2.4.3 RTCC (Real-Time Clock/Counter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
2.4.4 PC (Program Counter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
2.4.5 STATUS (Status Register) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
2.4.6 FSR (File Select Register) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
2.4.7 RA, RB, and RC (Port Data Registers) . . . . . . . . . . . . . . . . . . . . . . . . . . 27
2.4.8 Port Control Registers and MODE Register . . . . . . . . . . . . . . . . . . . . . . 27
2.4.9 OPTION (Device Option Register) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
2.5 Instruction Execution Pipeline . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
2.5.1 Clocking Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
2.5.2 Pipeline Delays . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
2.5.3 Read-Modify-Write Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
2.6 Program Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
2.6.1 Test and Skip . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
2.6.2 Jump Absolute . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
2.6.3 Jump Indirect and Jump Relative . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
2.6.4 Call . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
2.6.5 Return . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
2.7 Stack . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
2.8 Device Configuration Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

© 1998 Scenix Semiconductor, Inc. All rights reserved. 5SX User’sManual Rev. 1.0
www.scenix.com Contents
Chapter 3 Instruction Set
3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
3.2 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
3.3 Addressing Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
3.3.1 Immediate Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
3.3.2 Direct Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
3.3.3 Indirect Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
3.4 Instruction Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
3.4.1 Logic Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
3.4.2 Arithmetic and Shift Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
3.4.3 Bitwise Operation Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
3.4.4 Data Movement Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
3.4.5 Program Control Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
3.4.6 System Control Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
3.5 Instruction Summary Tables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
3.6 Equivalent Assembler Mnemonics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
3.7 Detailed Instruction Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
3.7.1 ADD fr,W Add W to fr . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
3.7.2 ADD W,fr Add fr to W . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
3.7.3 AND fr,W AND of fr and W into fr . . . . . . . . . . . . . . . . . . . 58
3.7.4 AND W,fr AND ofW and fr into W . . . . . . . . . . . . . . . . . . . 59
3.7.5 AND W,#lit AND ofW and Literal into W . . . . . . . . . . . . . . . 60
3.7.6 BANK addr8 Load Bank Number into FSR(7:5) . . . . . . . . . . . . 61
3.7.7 CALL addr8 Call Subroutine . . . . . . . . . . . . . . . . . . . . . . . . . . 62
3.7.8 CLR fr Clear fr . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
3.7.9 CLR W Clear W . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
3.7.10 CLR !WDT Clear Watchdog Timer . . . . . . . . . . . . . . . . . . . . . 66
3.7.11 CLRB fr,bit Clear Bit in fr . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
3.7.12 DEC fr Decrement fr . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
3.7.13 DECSZ fr Decrement fr and Skip if Zero . . . . . . . . . . . . . . . 69
3.7.14 INC fr Increment fr . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
3.7.15 INCSZ fr Increment fr and Skip if Zero . . . . . . . . . . . . . . . 71
3.7.16 IREAD Read Word from Instruction Memory . . . . . . . . . 72
3.7.17 JMP addr9 Jump to Address . . . . . . . . . . . . . . . . . . . . . . . . . . 74
3.7.18 MOV fr,W Move W to fr . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
3.7.19 MOV M,#lit Move Literal to MODE Register . . . . . . . . . . . . . 76
3.7.20 MOV M,W Move W to MODE Register . . . . . . . . . . . . . . . . 77
3.7.21 MOV !OPTION,W Move W to OPTION Register . . . . . . . . . . . . . . . 78
3.7.22 MOV !rx,W Move W to Port Rx Control Register . . . . . . . . . 79
3.7.23 MOV W,fr Move fr to W . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
3.7.24 MOV W,/fr Move Complement of fr to W . . . . . . . . . . . . . . . 82
3.7.25 MOV W,fr-W Move (fr-W) to W . . . . . . . . . . . . . . . . . . . . . . . . 83
3.7.26 MOV W,--fr Move (fr-1) to W . . . . . . . . . . . . . . . . . . . . . . . . . 84
3.7.27 MOV W,++fr Move (fr+1) to W . . . . . . . . . . . . . . . . . . . . . . . . . 85
3.7.28 MOV W,<<fr Rotate fr Left through Carry and Move to W . . . 86
3.7.29 MOV W,>>fr Rotate fr Right through Carry and Move to W . . 87
3.7.30 MOV W,<>fr Swap High/Low Nibbles of fr and Move to W . . 88

SX User’s Manual Rev. 1.0 6© 1998 Scenix Semiconductor, Inc. All rights reserved.
www.scenix.comContents
3.7.31 MOV W,#lit Move Literal to W . . . . . . . . . . . . . . . . . . . . . . . . 89
3.7.32 MOV W,M Move MODE Register to W . . . . . . . . . . . . . . . . 90
3.7.33 MOVSZ W, --fr Move (fr-1) to W and Skip if Zero . . . . . . . . . . . 91
3.7.34 MOVSZ W, ++fr Move (fr+1) to W and Skip if Zero . . . . . . . . . . . 92
3.7.35 NOP No Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
3.7.36 NOT fr Complement of fr into fr . . . . . . . . . . . . . . . . . . . 94
3.7.37 OR fr,W OR of fr and W into fr . . . . . . . . . . . . . . . . . . . . . 95
3.7.38 OR W,fr OR of W and fr into W . . . . . . . . . . . . . . . . . . . . 96
3.7.39 OR W,#lit OR of W and Literal into W . . . . . . . . . . . . . . . . 97
3.7.40 PAGE addr12 Load Page Number into STATUS(7:5) . . . . . . . . 98
3.7.41 RET Return from Subroutine . . . . . . . . . . . . . . . . . . . . 99
3.7.42 RETI Return from Interrupt . . . . . . . . . . . . . . . . . . . . . 100
3.7.43 RETIW Return from Interrupt and Adjust RTCCwith W 101
3.7.44 RETP Return from Subroutine Across Page Boundary 102
3.7.45 RETW lit Return from Subroutine withLiteral in W . . . . . 103
3.7.46 RL fr Rotate fr Left through Carry . . . . . . . . . . . . . . . 104
3.7.47 RR fr Rotate fr Right through Carry . . . . . . . . . . . . . . 105
3.7.48 SB fr,bit Test Bit in fr and Skip if Set . . . . . . . . . . . . . . . 106
3.7.49 SETB fr,bit Set Bit in fr . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
3.7.50 SLEEP Power Down Mode . . . . . . . . . . . . . . . . . . . . . . 108
3.7.51 SNB fr,bit Test Bit in fr and Skip if Clear . . . . . . . . . . . . . . 109
3.7.52 SUB fr,W Subtract W from fr . . . . . . . . . . . . . . . . . . . . . . . 110
3.7.53 SWAP Swap High/Low Nibbles of fr . . . . . . . . . . . . . . 112
3.7.54 TEST fr Test fr for Zero . . . . . . . . . . . . . . . . . . . . . . . . . . 113
3.7.55 XOR fr,W XOR of fr and W into fr . . . . . . . . . . . . . . . . . . . 114
3.7.56 XOR W,fr XOR of W and fr into W . . . . . . . . . . . . . . . . . . 115
3.7.57 XOR W,#lit XOR of W and Literal into W . . . . . . . . . . . . . . 116
Chapter 4 Clocking, Power Down, and Reset
4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
4.2 Clocking Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
4.2.1 Clock/Instruction Rate Option (Compatible or Turbo Mode) . . . . . . . . 117
4.2.2 Internal RC Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
4.2.3 External RC Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
4.2.4 External Crystal/Resonator (XT, LP, or HS Mode) . . . . . . . . . . . . . . . . 119
4.2.5 External Clock Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
4.3 Power Down Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
4.3.1 Entering the Power Down Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
4.3.2 Waking Up from the Power Down Mode . . . . . . . . . . . . . . . . . . . . . . . 123
4.4 Multi-Input Wakeup/Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
4.4.1 Port B Configuration for Multi-Input Wakeup/Interrupt . . . . . . . . . . . . 123
4.4.2 Reading the Wakeup Pending Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
4.5 Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
4.5.1 Register States Upon Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
4.5.2 Power-On Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
4.5.3 Wakeup from the Power Down Mode . . . . . . . . . . . . . . . . . . . . . . . . . . 129
4.5.4 Brown-Out Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

© 1998 Scenix Semiconductor, Inc. All rights reserved. 7SX User’sManual Rev. 1.0
www.scenix.com Contents
4.5.5 Watchdog Timeout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
4.5.6 MCLR Input Signal (Master Clear Reset) . . . . . . . . . . . . . . . . . . . . . . . 130
Chapter 5 Input/Output Ports
5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
5.2 Reading and Writing thePorts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
5.3 Port Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
5.3.1 Accessing the Port Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 132
5.3.2 MODE Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
5.3.3 Port Configuration Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
5.3.4 Port Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
5.3.5 Port Configuration Upon Power-Up . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
5.3.6 Port Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
Chapter 6 Timers and Interrupts
6.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
6.2 Real-Time Clock/Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
6.2.1 Prescaler Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
6.2.2 Maximum Count . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
6.2.3 RTCC Operation as a Real-Time Clock or Timer . . . . . . . . . . . . . . . . . 139
6.2.4 RTCC Operation as an Event Counter . . . . . . . . . . . . . . . . . . . . . . . . . . 139
6.2.5 RTCC Overflow Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
6.3 Watchdog Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
6.3.1 Watchdog Timeout Period . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
6.3.2 Watchdog Operation in the Power Down Mode . . . . . . . . . . . . . . . . . . 141
6.4 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
6.4.1 Single-Level Interrupt Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
6.4.2 Interrupt Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
6.4.3 RTCC Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
6.4.4 Port B Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
6.4.5 Return-from-Interrupt Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
6.4.6 Interrupt Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
Chapter 7 Analog Comparator
7.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
7.2 Comparator Enable/Status Register (CMP_B) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
7.2.1 Accessing the CMP_B Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
7.3 Comparator Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
Chapter 8 Device Programming
8.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
8.1.1 Erasure and Reprogramming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
8.1.2 Standard and Custom Programming Tools . . . . . . . . . . . . . . . . . . . . . . 149
8.1.3 In-System and Parallel Programming Modes . . . . . . . . . . . . . . . . . . . . 149

SX User’s Manual Rev. 1.0 8© 1998 Scenix Semiconductor, Inc. All rights reserved.
www.scenix.comContents
8.2 In-System Programming (ISP) Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
8.2.1 Scenix In-System Programming Implementation . . . . . . . . . . . . . . . . . 150
8.2.2 Entering the ISP Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
8.2.3 Programming in ISP Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
8.2.4 Exiting the ISP Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
8.3 Parallel Programming Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
8.3.1 Parallel Programming Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
8.3.2 Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
8.3.3 Erasing theMemory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160

SX User’s Manual Rev. 1.0 9© 1998 Scenix Semiconductor, Inc. All rights reserved.
www.scenix.comContents
List of Figures
Figure 1-1 Device Pin Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Figure 1-2 Part Numbering Reference Guide. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Figure 2-1 SX28AC Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Figure 2-2 Program Counter Loading for Jump Instruction. . . . . . . . . . . . . . . . . . . . . . . . . . 34
Figure 2-3 Program Counter Loading for Call Instruction. . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Figure 2-4 Stack Operation for a “Call” Instruction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Figure 2-5 Stack Operation for a “Return” Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Figure 2-6 Device Configuration Register Formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Figure 3-1 Program Counter Loading for Call Instruction. . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Figure 4-1 External RC Oscillator Connections. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
Figure 4-2 Crystal or Ceramic Resonator Connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
Figure 4-3 External Clock Signal Connection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
Figure 4-4 Multi-Input Wakeup/Interrupt Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . 124
Figure 4-5 On-Chip Reset Circuit Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
Figure 4-6 Power-On Reset Timing, Fast VDD Rise Time . . . . . . . . . . . . . . . . . . . . . . . . . 128
Figure 4-7 Power-On Reset Timing, VDD Rise Time Too Slow . . . . . . . . . . . . . . . . . . . . 129
Figure 4-8 External Power-On MCLR Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
Figure 4-9 Power-On Reset Timing, Separate MCLR Signal . . . . . . . . . . . . . . . . . . . . . . . 129
Figure 5-1 Port B Pin Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
Figure 6-1 RTCC Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
Figure 6-2 Interrupt Logic Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
Figure 7-1 Comparator Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
Figure 8-1 ISP Mode Entry with External Clocking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
Figure 8-2 ISP Mode Entry with the Internal RC Oscillator . . . . . . . . . . . . . . . . . . . . . . . . 152
Figure 8-3 ISP Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
Figure 8-4 ISP Circuit Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
Figure 8-5 Erase Timing in Parallel Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160
Figure 8-6 Read Timing in Parallel Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
Figure 8-7 Program Timing in Parallel Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162

© 1998 Scenix Semiconductor, Inc. All rights reserved. 10 SX User’sManual Rev. 1.0
www.scenix.com Contents
List of Tables
Table 1-1 Device Package Names ...............................................................................................15
Table 1-2 Pin Descriptio n .........................................................................................................18
Table 2-1 RAM Register Map ....................................................................................................21
Table 2-2 Register Summary ......................................................................................................23
Table 2-3 STATUS Register Bits ................................................................................................25
Table 2-4 MODE Register Settings ............................................................................................28
Table 2-5 Prescaler Divide-By Factors ......................................................................................29
Table 2-6 Pipeline Execution Sequence ......................................................................................30
Table 2-7 Return-from-Subroutine/Interrupt Instructions ...........................................................36
Table 2-8 FUSE Word Register Configuration Bits ..................................................................39
Table 2-9 FUSEX Word Register Configuration Bits ................................................................40
Table 2-10 DEVICE Word Register Configuration Bits (Read-Only) .........................................41
Table 3-1 Logic Instructions .......................................................................................................49
Table 3-2 Arithmetic and Shift Instructions (Sheet 1 of 2) .........................................................49
Table 3-3 Bitwise Operation Instructions ...................................................................................50
Table 3-4 Data Movement Instructions (Sheet 1 of 2) ................................................................50
Table 3-5 Program Control Instructions ......................................................................................52
Table 3-6 System Control Instructio n .......................................................................................52
Table 3-7 Equivalent Assembler Mnemonics .............................................................................53
Table 3-8 Key to Abbreviations and Symbols ...........................................................................55
Table 4-1 Clock Modes and Component Values (Murata Ceramic Resonators) ......................121
Table 4-2 Clock Modes and Component Values (Crystal Oscillators) .....................................121
Table 4-3 Register States Upon Reset .......................................................................................127
Table 5-1 MODE Register and Port Control Register Access ..................................................133
Table 6-1 Watchdog Timeout Settings ......................................................................................141
Table 8-1 ISP Commands .........................................................................................................155
Table 8-2 ISP Commands .........................................................................................................159