Artesyn Mvme5100 User manual

MVME5100 Single Board Computer

Programmer’s Reference

P/N: 6806800H17B

July 2014

Trademarks

Artesyn Embedded Technologies, Artesyn and the Artesyn Embedded Technologies logo are trademarks and service marks of

property of their respective owners.

Intel®is a trademark or registered trademark of Intel Corporation or its subsidiaries in the United States and other countries.

Java™and all other Java-based marks are trademarks or registered trademarks of Oracle America, Inc. in the U.S. and other countries.

Microsoft®, Windows®and Windows Me®are registered trademarks of Microsoft Corporation; and Windows XP™is a trademark of

Microsoft Corporation.

PICMG®, CompactPCI®, AdvancedTCA™and the PICMG, CompactPCI and AdvancedTCA logos are registered trademarks of the PCI

Industrial Computer Manufacturers Group.

UNIX®is a registered trademark of The Open Group in the United States and other countries.

Notice

While reasonable efforts have been made to assure the accuracy of this document, Artesyn assumes no liability resulting from any

omissions in this document, or from the use of the information obtained therein. Artesyn reserves the right to revise this document

and to make changes from time to time in the content hereof without obligation of Artesyn to notify any person of such revision or

changes.

Electronic versions of this material may be read online, downloaded for personal use, or referenced in another document as a URL to

an Artesyn website. The text itself may not be published commercially in print or electronic form, edited, translated, or otherwise

altered without the permission of Artesyn.

It is possible that this publication may contain reference to or information about Artesyn products (machines and programs),

programming, or services that are not available in your country. Such references or information must not be construed to mean that

Artesyn intends to announce such Artesyn products, programming, or services in your country.

Limited and Restricted Rights Legend

If the documentation contained herein is supplied, directly or indirectly, to the U.S. Government, the following notice shall apply

unless otherwise agreed to in writing by Artesyn.

Use, duplication, or disclosure by the Government is subject to restrictions as set forth in subparagraph (b)(3) of the Rights in

Technical Data clause at DFARS 252.227-7013 (Nov. 1995) and of the Rights in Noncommercial Computer Software and

Documentation clause at DFARS 252.227-7014 (Jun. 1995).

Contact Address

Artesyn Embedded Technologies Artesyn Embedded Technologies

Marketing Communications Lilienthalstr. 17-19

2900 S. Diablo Way, Suite 190 85579 Neubiberg/Munich

Tempe, Arizona 85282 Germany

Contents

MVME5100 Single Board Computer Programmer’s Reference (6806800H17B) 3

About this Manual . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

1 Product Data and Memory Maps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

1.2 Memory Maps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

1.2.1 Processor Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

1.2.2 PCI Local Bus Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

1.2.3 VMEbus Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

1.3 System Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

1.3.1 Processors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

1.3.2 Processor Type Identification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

1.3.3 Processor PLL Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

1.3.4 L2 Cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

1.3.5 L2 Cache SRAM Size . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

1.3.6 Cache Speed . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

1.3.7 FLASH Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

1.3.8 ECC Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

1.3.9 P2 I/O Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

1.3.10 Serial Presence Detect (SPD) Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

1.4 Hawk ASIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

1.4.1 Hawk I2C interface and configuration information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

1.4.2 Vital Product Data (VPD) and Serial Presence Detect (SPD) Data . . . . . . . . . . . . . . . . . . . 38

1.5 PCI Local Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

1.5.1 PCI Arbitration Assignments for Hawk ASIC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

1.5.2 The Ethernet Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

1.5.3 PMC/PCI Expansion Slots . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

1.5.4 The Universe ASIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

1.5.5 PCI Configuration Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

1.5.6 Hawk External Register Bus Address Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

1.5.7 Dual TL16C550 UARTs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

1.5.8 Status Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

1.5.9 MODFAIL Bit Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

1.5.10 MODRST Bit Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

1.5.11 TBEN Bit Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

1.5.12 NVRAM/RTC & Watchdog Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

Contents

MVME5100 Single Board Computer Programmer’s Reference (6806800H17B)

Contents

1.5.13 Software Readable Header/Switch Register (S1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

1.5.14 Geographical Address Register (VME board). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

1.5.15 Extended Features Register 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

1.5.16 Board Last Reset Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

1.5.17 Extended Features Register 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

1.6 IPMC7xx ISA Bus Resources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

1.6.1 W83C554 PIB Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

1.6.2 PC87308VUL Super I/O (ISASIO) Strapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

1.6.3 Z85230 ESCC and Z8536 CIO Registers and Port Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

1.6.4 ISA DMA Channels. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

2 Hawk PCI Host Bridge & Multi-Processor Interrupt Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

2.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

2.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

2.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

2.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

2.3.1 Architectural Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

2.3.2 PPC Bus Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

2.3.3 PCI Bus Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

2.3.4 Endian Conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

2.3.5 Error Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

2.3.6 Watchdog Timers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101

2.3.7 PCI/PPC Contention Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

2.3.8 Transaction Ordering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106

2.3.9 PHB Hardware Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108

2.4 Multi-Processor Interrupt Controller (MPIC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

2.4.1 MPIC Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

2.4.2 Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

2.4.3 External Interrupt Interface. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

2.4.4 CSR’s Readability. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111

2.4.5 Interrupt Source Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111

2.4.6 Processor’s Current Task Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

2.4.7 Nesting of Interrupt Events . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

2.4.8 Spurious Vector Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

2.4.9 Interprocessor Interrupts (IPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

Contents

MVME5100 Single Board Computer Programmer’s Reference (6806800H17B) 5

2.4.10 8259 Compatibility. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113

2.4.11 Hawk Internal Error Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113

2.4.12 Timers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113

2.4.13 Interrupt Delivery Modes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114

2.4.14 Block Diagram Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114

2.4.15 Programming Notes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119

2.4.16 Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121

2.4.17 Architectural Notes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123

2.4.18 Effects of Interrupt Serialization. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123

2.5 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

2.5.1 PPC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

2.5.2 PCI Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

2.5.3 MPIC Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166

3 System Memory Controller (SMC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187

3.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187

3.1.1 Bit Ordering Convention . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187

3.1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187

3.1.3 Block Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 189

3.2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192

3.2.1 SDRAM Accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193

3.2.2 SDRAM Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196

3.2.3 PPC60x Bus Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196

3.2.4 SDRAM ECC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198

3.2.5 ROM/Flash Interface. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201

3.2.6 I2C Interface. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208

3.2.7 Refresh/Scrub . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226

3.2.8 CSR Accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226

3.2.9 External Register Set. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226

3.2.10 Chip Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226

3.3 Programming Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227

3.3.1 CSR Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227

3.3.2 Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228

3.3.3 Detailed Register Bit Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 230

3.4 Software Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 269

MVME5100 Single Board Computer Programmer’s Reference (6806800H17B)

Contents

3.4.1 Programming ROM/Flash Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 269

3.4.2 Writing to the Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 269

3.4.3 Initializing SDRAM Related Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 270

3.5 ECC Codes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 280

4 Hawk Programming Details . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283

4.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283

4.2 PCI Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283

4.2.1 Hawk MPIC External Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283

4.2.2 8259 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285

4.3 Exceptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286

4.3.1 Sources of Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286

4.3.2 Soft Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 287

4.3.3 CPU Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 287

4.3.4 Error Notification and Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 287

4.4 Endian Issues . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288

4.4.1 Processor/Memory Domain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 290

4.4.2 MPIC’s Involvement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 291

4.4.3 PCI Domain. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 291

A MVME5100 VPD Reference Information. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 293

A.1 Vital Product Data (VPD) Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 293

A.1.1 How to Read the VPD Information. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 294

A.1.2 How to Modify the VPD Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 294

A.1.3 What Happens if the VPD Information is Corrupted?. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 295

A.1.4 How to Fix Corrupted VPD Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 295

A.1.5 What if Your Board Has the Wrong VPD? . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 295

A.1.6 How to Fix Wrong VPD Problems. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 296

A.1.7 VPD Definitions - Packet Types. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 296

A.1.8 VPD Definitions - Product Configuration Options Data . . . . . . . . . . . . . . . . . . . . . . . . . . . 298

A.1.9 VPD Definitions - FLASH Memory Configuration Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . 301

A.1.10 VPD Definitions - L2 Cache Configuration Data. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 302

A.1.11 VPD Definitions - VPD Revision Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 304

Contents

MVME5100 Single Board Computer Programmer’s Reference (6806800H17B) 7

B VMEbus Mapping Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 309

B.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 309

C Related Documentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 313

C.1 Artesyn Embedded Technologies - Embedded Computing Documentation . . . . . . . . . . . . . . . 313

C.2 Manufacturer’s Documents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 314

C.3 Related Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 315

MVME5100 Single Board Computer Programmer’s Reference (6806800H17B)

Contents

List of Tables

MVME5100 Single Board Computer Programmer’s Reference (6806800H17B) 9

Table 1-1 MVME Key Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Table 1-2 Default Processor Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Table 1-3 Suggested CHRP Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Table 1-4 Hawk PPC Register Values for Suggested Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

Table 1-5 I2C Device Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

Table 1-6 PCI Arbitration Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Table 1-7 IDSEL Mapping for PCI Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

Table 1-8 On-Board PCI Device Identification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

Table 1-9 Hawk External Register Bus Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

Table 1-10 16550 Access Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

Table 1-11 MVME5100 Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

Table 1-12 MODFAIL Bit Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

Table 1-13 MODRST Bit Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

Table 1-14 TBEN Bit Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

Table 1-15 M48T37V Access Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

Table 1-16 Software Readable Header/Switch Register (S1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

Table 1-17 Geographical Address Register (VME board) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

Table 1-18 Extended Features Register 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

Table 1-19 Board Last Reset Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

Table 1-20 Extended Features Register 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

Table 1-21 Strap Pins Configuration for the PC87308VUL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

Table 1-22 Z8536/Z85230 Access Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

Table 1-23 Z8536 CIO Port Pins Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

Table 1-24 Interpretation of MID3-MID0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

Table 1-25 PIB DMA Channel Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

Table 2-1 2Hawk PCI Host Bridge & Multi-Processor Interrupt Controller . . . . . . . . . . . . . . . . . . . . . . . 63

Table 2-2 PPC Slave Response Command Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

Table 2-3 PPC Master Transaction Profiles and Starting Offsets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

Table 2-4 PPC Master Write Posting Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

Table 2-5 PPC Master Read Ahead Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

Table 2-6 PPC Master Transfer Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

Table 2-7 PPC Arbiter Pin Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

Table 2-8 PCI Slave Response Command Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

Table 2-9 PCI Master Command Codes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

Table 2-10 XSATTx Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

Table 2-11 Device Number Decoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

MVME5100 Single Board Computer Programmer’s Reference (6806800H17B)

List of Tables

Table 2-12 PCI Arbiter Pin Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

Table 2-13 Fixed Mode Priority Level Setting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

Table 2-14 Mixed Mode Priority Level Setting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

Table 2-15 Arbitration Setting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

Table 2-16 Address Modification for Little Endian Transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

Table 2-17 Error Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .101

Table 2-18 WDTxCNTL Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .102

Table 2-19 PHB Hardware Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .108

Table 2-20 PPC Register Map for PHB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .125

Table 2-21 Vendor ID/Device ID Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .126

Table 2-22 Revision ID Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .127

Table 2-23 Revision ID Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .127

Table 2-24 Time-out Length . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .129

Table 2-25 PPC ID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .129

Table 2-26 PPC Arbiter/PCI Arbiter Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .130

Table 2-27 Flatten Single Write Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .130

Table 2-28 Parking Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .131

Table 2-29 Priority Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .132

Table 2-30 Parking Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .132

Table 2-31 Hierarchy Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .133

Table 2-32 Hierarchy Field - Mixed Priority Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .133

Table 2-33 Hardware Control-Status/Prescaler Adjust Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .134

Table 2-34 PPC/PCI Clock Ratio Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .135

Table 2-35 Write Lock Resolution Threshold . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .135

Table 2-36 Read Lock Resolution Threshold . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .136

Table 2-37 Common Scale Factors for Common CLK Frequencies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .136

Table 2-38 PPC Error Test/Error Enable Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .137

Table 2-39 PPC Error Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .140

Table 2-40 PPC Error Address Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .141

Table 2-41 PPC Error Attribute Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .142

Table 2-42 PPC Error Attribute Register, PSMA or PRTA set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .143

Table 2-43 PCI Interrupt Acknowledge Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .144

Table 2-44 PCI Interrupt Acknowledge Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .144

Table 2-45 PPC Slave Offset/Attribute (0, 1 and 2) Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .145

Table 2-46 PPC Slave Address (3) Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .146

Table 2-47 PPC Slave Offset/Attribute (3) Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .147

List of Tables

MVME5100 Single Board Computer Programmer’s Reference (6806800H17B) 11

Table 2-48 WDTxCNTL Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

Table 2-49 RES Field Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149

Table 2-50 WDTxSTAT Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151

Table 2-51 General Purpose Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

Table 2-52 PCI Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

Table 2-53 PCI I/O Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153

Table 2-54 Vendor ID/ Device ID Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154

Table 2-55 PCI Command/ Status Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154

Table 2-56 Revision ID/ Class Code Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156

Table 2-57 Header Type Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157

Table 2-58 MPIC I/O Base Address Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158

Table 2-59 MPIC Memory Base Address Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158

Table 2-60 PCI Slave Address (0,1,2, and 3) Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160

Table 2-61 PCI Slave Attribute/ Offset (0,1,2 and 3) Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161

Table 2-62 RMFTx Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162

Table 2-63 WXFTx Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162

Table 2-64 Conceptual perspective from the PCI bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163

Table 2-65 Perspective from the PPC bus in Big Endian mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163

Table 2-66 Perspective from the PPC bus in Little Endian mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164

Table 2-67 Conceptual Perspective from the PCI bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165

Table 2-68 Perspective from the PPC bus in Big Endian mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165

Table 2-69 Perspective from the PPC bus in Little Endian mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166

Table 2-70 MPIC Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167

Table 2-71 Feature Reporting Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169

Table 2-72 Global Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170

Table 2-73 Cascade Mode Encoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171

Table 2-74 Tie Mode Encoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171

Table 2-75 Vendor Identification Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172

Table 2-76 Processor Init Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172

Table 2-77 IPI Vector/Priority Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173

Table 2-78 Spurious Vector Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174

Table 2-79 Timer Frequency Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174

Table 2-80 Timer Current Count Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175

Table 2-81 Timer Basecount Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176

Table 2-82 Timer Vector/Priority Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177

Table 2-83 Timer Destination Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178

MVME5100 Single Board Computer Programmer’s Reference (6806800H17B)

List of Tables

Table 2-84 External Source Vector/Priority Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .178

Table 2-85 External Source Destination Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .180

Table 2-86 Hawk Internal Error Interrupt Vector/Priority Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .180

Table 2-87 Hawk Internal Error Interrupt Destination Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .182

Table 2-88 Interprocessor Interrupt Dispatch Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .182

Table 2-89 Current Task Priority Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .183

Table 2-90 Interrupt Acknowledge Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .184

Table 2-91 End-of-Interrupt Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .184

Table 3-1 60x Bus to SDRAM Estimated Access Timing at 100 MHz with PC100 SDRAMs (CAS_latency

of 2) 194

Table 3-2 Error Reporting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .199

Table 3-3 PPC60x to ROM/Flash (16 Bit Width) Address Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . .202

Table 3-4 PPC60x to ROM/Flash (64 Bit Width) Address Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . .204

Table 3-5 PPC60x Bus to ROM/Flash Access Timing (120ns @ 100 MHz) . . . . . . . . . . . . . . . . . . . . . . .206

Table 3-6 PPC60x Bus to ROM/Flash Access Timing (80ns @ 100 MHz) . . . . . . . . . . . . . . . . . . . . . . . .207

Table 3-7 PPC60x Bus to ROM/Flash Access Timing (50ns @ 100 MHz) . . . . . . . . . . . . . . . . . . . . . . . .207

Table 3-8 PPC60x Bus to ROM/Flash Access Timing (30ns @ 100 MHz) . . . . . . . . . . . . . . . . . . . . . . . .208

Table 3-9 Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .228

Table 3-10 Possible Operations for Each Bit in the Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .230

Table 3-11 Possible States of the Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .230

Table 3-12 Vendor/Device Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .232

Table 3-13 Revision ID/General Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .232

Table 3-14 SDRAM Enable and Size Register (Blocks A, B, C, D) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .234

Table 3-15 Block_A/B/C/D/E/F/G/H Configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .235

Table 3-16 SDRAM Base Address Register (Blocks A/B/C/D) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .236

Table 3-17 CLK Frequency Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .237

Table 3-18 DRR and CLK Frequency Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .238

Table 3-19 ECC Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .239

Table 3-20 Error Logger Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .243

Table 3-21 Error_Address Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .244

Table 3-22 Scrub/Refresh Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .245

Table 3-23 Scrub Address Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .246

Table 3-24 ROM A Base/Size Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .247

Table 3-25 ROM Block A Size Encoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .248

Table 3-26 rom_a_rv and rom_b_rv encoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .248

Table 3-27 Read/Write to ROM/Flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .249

List of Tables

MVME5100 Single Board Computer Programmer’s Reference (6806800H17B) 13

Table 3-28 ROM B Base/Size Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250

Table 3-29 ROM Block B Size Encoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251

Table 3-30 ROM Speed Attributes Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 252

Table 3-31 ROM Speed Bit Encoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 252

Table 3-32 Data Parity Error Log Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253

Table 3-33 Data Parity Error Address Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254

Table 3-34 Data Parity Error Upper Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255

Table 3-35 Data Parity Error Lower Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255

Table 3-36 I2C Clock Prescaler Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256

Table 3-37 I2C Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256

Table 3-38 I2C Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257

Table 3-39 I2C Transmitter Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258

Table 3-40 I2C Receiver Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259

Table 3-41 SDRAM Enable and Size Register (Blocks E,F,G,H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 260

Table 3-42 SDRAM Base Address Register (Blocks E/F/G/H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 261

Table 3-43 SDRAM Speed Attributes Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262

Table 3-44 Trc Encoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263

Table 3-45 tras Encoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264

Table 3-46 Address Parity Error Log Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265

Table 3-47 Address Parity Error Address Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 266

Table 3-48 32-Bit Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 266

Table 3-49 External Register Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 267

Table 3-50 tben Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 268

Table 3-54 Syndrome Codes Ordered by Bit in Error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 280

Table 3-55 Single Bit Errors Ordered by Syndrome Code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 280

Table 4-1 MPIC Interrupt Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283

Table 4-2 PBC ISA Interrupt Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285

Table 4-3 Error Notification and Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 287

Table A-1 VPD Packet Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 296

Table A-2 MCG Product Configuration Options Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 299

Table A-3 FLASH Memory Configuration Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 301

Table A-4 L2 Cache Configuration Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 302

Table A-5 VPD Revision Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 304

Table A-6 Example of a Checksum Calculation: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 307

Table B-1 MVME2700/MVME5100 Sample Slave Image Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 309

Table C-1 Artesyn Embedded Technologies - Embedded Computing Publications . . . . . . . . . . . . . 313

MVME5100 Single Board Computer Programmer’s Reference (6806800H17B)

List of Tables

Table C-2 Manufacturer’s Publications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .314

Table C-3 Related Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .315

List of Figures

MVME5100 Single Board Computer Programmer’s Reference (6806800H17B) 15

Figure 1-1 MVME5100 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Figure 1-2 PMC/PCI Expansion Slots . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

Figure 1-3 VMEbus Master Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

Figure 1-4 SRH Pin Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

Figure 2-1 Hawk PCI Host Bridge Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

Figure 2-2 PPC to PCI Address Decoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

Figure 2-3 PPC to PCI Address Translation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

Figure 2-4 PCI to PPC Address Decoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

Figure 2-5 PCI to PPC Address Translation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

Figure 2-6 PHB Address Decoder Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

Figure 2-7 PCI Spread I/O Address Translation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

Figure 2-8 Big-to-Little-Endian Data Swap . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

Figure 2-9 Serial Mode Interrupt Scan . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111

Figure 2-10 MPIC Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

Figure 3-1 Hawk Used with Synchronous DRAM in a System . . . . . . . . . . . . . . . . . . . . . . . . . . . 189

Figure 3-2 Hawk’s System Memory Controller Internal Data Paths . . . . . . . . . . . . . . . . . . . . . 190

Figure 3-3 Overall SDRAM Connections (4 Blocks using Register Buffers) . . . . . . . . . . . . . . . . 191

Figure 3-4 Hawk’s System Memory Controller Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . 192

Figure 3-5 Programming Sequence for I2C Byte Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212

Figure 3-6 Programming Sequence for I2C Random Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215

Figure 3-7 Programming Sequence for I2C Current Address Read . . . . . . . . . . . . . . . . . . . . . . 218

Figure 3-8 Programming Sequence for I2C Page Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221

Figure 3-9 Programming Sequence for I2C Sequential Read . . . . . . . . . . . . . . . . . . . . . . . . . . . 225

Figure 3-10 Read/Write Check-bit Data Paths . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 240

Figure 4-1 Big-Endian Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 289

Figure 4-2 Little-Endian Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 290

MVME5100 Single Board Computer Programmer’s Reference (6806800H17B)

List of Figures

MVME5100 Single Board Computer Programmer’s Reference (6806800H17B) 17

About this Manual

Overview of Contents

The MVME5100 Single Board Computer Programmer’s Reference provides the information

you will need to program and configure your MVME5100 Single Board Computer. It provides

specific programming information and data applicable to this board.

This guide provides programming information and other data applicable to the MVME5100. As

an added convenience, it also provides details of the chip set (Hawk) programming functions.

It is important to note that much of the board’s programming functionality is associated with

the Hawk ASIC.

Additional programming information can also be found in the following manuals (refer to

Appendix C, Related Documentation):

PPCBug Firmware Package User’s Manual

PPCBug Diagnostics Manual

As of the printing date of this manual, the MVME5100 is available in the configurations shown

below.

Part Number Description

450 MHz MPC750 Commercial Models

MVME5100-016x 450 MHz MPC750, 512MB ECC SDRAM, 17MB Flash and 1MB L2 cache

400 MHz MPC755 Extended Temperature Models

MVME5106-114x 400 MHz MPC755, 128MB ECC SDRAM, 17MB Flash and 1MB L2 cache

MVME5106-115x 400 MHz MPC755, 256MB ECC SDRAM, 17MB Flash and 1MB L2 cache

MVME5106-116x 400 MHz MPC755, 512MB ECC SDRAM, 17MB Flash and 1MB L2 cache

400 and 500 MHz MPC7410 Commercial Models

MVME5110-216x 400 MHz MPC7410, 512MB ECC SDRAM, 17MB Flash and 2MB L2 cache

MVME5110-226x 500 MHz MPC7410, 512MB ECC SDRAM, 17MB Flash and 2MB L2 cache

500 MHz MPC7410 Extended Temperature Models

MVME5107-214x 500 MHz MPC7410, 128MB ECC SDRAM, 17MB Flash and 2MB L2 cache

MVME5107-215x 500 MHz MPC7410, 256MB ECC SDRAM, 17MB Flash and 2MB L2 cache

MVME5107-216x 500 MHz MPC7410, 512MB ECC SDRAM, 17MB Flash and 2MB L2 cache

MVME712M Compatible I/O

MVME5100 Single Board Computer Programmer’s Reference (6806800H17B)

About this Manual

IPMC712-001 Multifunction rear I/O PMC module; 8-bit SCSI, Ultra Wide SCSI, one parallel port,

three async and one sync/async serial port

MVME712M Transition module connectors: One DB-25 sync/async serial port, three DB- 25

async serial ports, one AUI connector, one D-36 parallel port, and one 50- pin 8-

bit SCSI; includes 3-row DIN P2 adapter module and cable.

MVME761 Compatible I/O

IPMC761-001 Multifunction rear I/O PMC module; 8-bit SCSI, one parallel port, two async and

two sync/async serial ports

MVME761-001 Transition module: Two DB-9 async serial port connectors, two HD-26

sync/async serial port connectors, one HD-36 parallel port connector, and one

RJ-45 10/100 Ethernet connector; includes 3-row DIN P2 adapter module and

cable (for 8-bit SCSI).

MVME761-011 Transition module: Two DB-9 async serial port connectors, two HD-26

sync/async serial port connectors, one HD-36 parallel port connector, and one

RJ-45 10/100 Ethernet connector; includes 5-row DIN P2 adapter module and

cable (for 16-bit SCSI); requires backplane with 5-row DIN connectors.

SIM232DCE or

DTE

EIA-232 DCE or DTE Serial Interface Module

SIM530DCE or

DTE

EIA-530 DCE or DTE Serial Interface Module

SIMV35DCE or

DTE

V.35 DCE or DTE Module

SIMX21DCE or

DTE

X.21 DCE or DTE Serial Interface Module

Popular Motherboard manuals by other brands

DFI

DFI CA61 user manual

ON Semiconductor

ON Semiconductor MT9M001C12STMH-GEVB user manual

Avalue Technology

Avalue Technology EMX-B75 Quick installation guide

MSI

MSI 645 Ultra manual

Shuttle

Shuttle HOT-649A installation guide

Foxconn

Foxconn P55A user manual

Kontron

Kontron mITX-SKL-S-H110 user guide

Advantech

Advantech AIMB-540 user manual

Supermicro

Supermicro MBD-H11DSi user manual

Acrosser Technology

Acrosser Technology AMB-D255T3 user manual

Asus

Asus P7P55D Deluxe - Motherboard - ATX user manual

Gigabyte

Gigabyte GA-EQ45M-S2 user manual

Asus

Asus M5A78L USB3 user manual

Gigabyte

Gigabyte GA-A55M-S2V user manual

MATSONIC

MATSONIC MS8137C user manual

AOpen

AOpen MK77M-V user manual

Biostar

Biostar TA970XE manual

Avalue Technology

Avalue Technology ECM-PNV Quick installation guide

Artesyn MVME5100 User manual

Popular Motherboard manuals by other brands