Digital Equipment 21143 User manual

Digital Equipment Corporation
Maynard, Massachusetts
http://www.digital.com/semiconductor
Digital Semiconductor 21143
PCI/CardBus 10/100-Mb/s Ethernet
LAN Controller
Hardware Reference Manual
Order Number: EC–QWC4D–TE
Revision/Update Information: This manual supersedes the Digital Semiconductor
21143 PCI/CardBus 10/100-Mb/s Ethernet LAN
Controller Hardware Reference Manual
(EC–QWC4C–TE).

May 1997
While DIGITAL believes the information included in this publication is correct as of the date of publication, it is
subject to change without notice.
Digital Equipment Corporation makes no representations that the use of its products in the manner described in this
publication will not infringe on existing or future patent rights, nor do the descriptions contained in this publication
imply the granting of licenses to make, use, or sell equipment or software in accordance with the description.
©Digital Equipment Corporation 1997. All rights reserved.
Printed in U.S.A.
DIGITAL, Digital Semiconductor, SecureON, and the DIGITAL logo are trademarks of Digital Equipment
Corporation.
CardBus is a trademark of Personal Computer Memory Card International Association.
IEEE is a registered trademark of The Institute of Electrical and Electronics Engineers, Inc.
Magic Packet is a trademark of Advanced Micro Devices, Inc.
MicroWire is a registered trademark of BankAmerica Corporation.
All other trademarks and registered trademarks are the property of their respective owners.

iii
Contents
Preface
1 Introduction
1.1 General Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–1
1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–2
1.3 Microarchitecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–3
2 Signal Descriptions
2.1 21143 Pinout. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–1
2.2 Signal Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–3
3 Registers
3.1 Configuration Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–1
3.1.1 Configuration Register Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–2
3.1.2 Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–3
3.1.2.1 Configuration ID Register (CFID–Offset 00H) . . . . . . . . . . . . . . . . . . . . 3–3
3.1.2.2 Command and Status Configuration Register (CFCS–Offset 04H) . . . . 3–4
3.1.2.3 Configuration Revision Register (CFRV–Offset 08H). . . . . . . . . . . . . . . 3–7
3.1.2.4 Configuration Latency Timer Register (CFLT–Offset 0CH) . . . . . . . . . . 3–8
3.1.2.5 Configuration Base I/O Address Register (CBIO–Offset 10H) . . . . . . . . 3–9
3.1.2.6 Configuration Base Memory Address Register (CBMA–Offset 14H) . . . 3–10
3.1.2.7 Configuration Card Information Structure Register (CCIS–Offset 28H). 3–11
3.1.2.8 Subsystem ID Register (CSID–Offset 2CH). . . . . . . . . . . . . . . . . . . . . . 3–12
3.1.2.9 Expansion ROM Base Address Register (CBER–Offset 30H). . . . . . . . 3–13
3.1.2.10 Configuration Interrupt Register (CFIT–Offset 3CH) . . . . . . . . . . . . . . . 3–14
3.1.2.11 Configuration Device and Driver Area Register (CFDD–Offset 40H). . . 3–15
3.2 CSR Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–17
3.2.1 Control and Status Register Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–17

iv
3.2.2 Host CSRs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–18
3.2.2.1 Bus Mode Register (CSR0–Offset 00H). . . . . . . . . . . . . . . . . . . . . . . . . 3–18
3.2.2.2 Transmit Poll Demand Register (CSR1–Offset 08H) . . . . . . . . . . . . . . . 3–22
3.2.2.3 Receive Poll Demand Register (CSR2–Offset 10H). . . . . . . . . . . . . . . . 3–23
3.2.2.4 Descriptor List Base Address Registers (CSR3–Offset 18H and
CSR4–Offset 20H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–23
3.2.2.5 Status Register (CSR5–Offset 28H). . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–25
3.2.2.6 Operation Mode Register (CSR6–Offset 30H). . . . . . . . . . . . . . . . . . . . 3–33
3.2.2.7 Interrupt Enable Register (CSR7–Offset 38H) . . . . . . . . . . . . . . . . . . . . 3–41
3.2.2.8 Missed Frames and Overflow Counter Register (CSR8–Offset 40H). . . 3–45
3.2.2.9 Boot ROM, Serial ROM, and MII Management Register
(CSR9–Offset 48H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–46
3.2.2.10 Boot ROM Programming Address Register (CSR10–Offset 50H) . . . . . 3–49
3.2.2.11 General-Purpose Timer Register (CSR11–Offset 58H). . . . . . . . . . . . . 3–50
3.2.2.12 SIA Status Register (CSR12–Offset 60H) . . . . . . . . . . . . . . . . . . . . . . . 3–51
3.2.2.13 SIA Connectivity Register (CSR13–Offset 68H). . . . . . . . . . . . . . . . . . . 3–54
3.2.2.14 SIA Transmit and Receive Register (CSR14–Offset 70H) . . . . . . . . . . . 3–55
3.2.2.15 SIA and General-Purpose Port Register (CSR15–Offset 78H) . . . . . . . 3–60
3.2.2.16 SIA and MII Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–64
4 Host Communication
4.1 Data Communication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–1
4.2 Descriptor Lists and Data Buffers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–1
4.2.1 Receive Descriptors. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–3
4.2.1.1 Receive Descriptor 0 (RDES0). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–4
4.2.1.2 Receive Descriptor 1 (RDES1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–8
4.2.1.3 Receive Descriptor 2 (RDES2). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–9
4.2.1.4 Receive Descriptor 3 (RDES3). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–9
4.2.1.5 Receive Descriptor Status Validity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–10
4.2.2 Transmit Descriptors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–10
4.2.2.1 Transmit Descriptor 0 (TDES0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–11
4.2.2.2 Transmit Descriptor 1 (TDES1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–14
4.2.2.3 Transmit Descriptor 2 (TDES2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–17
4.2.2.4 Transmit Descriptor 3 (TDES3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–17
4.2.2.5 Transmit Descriptor Status Validity . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–18
4.2.3 Setup Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–18
4.2.3.1 First Setup Frame. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–19
4.2.3.2 Subsequent Setup Frames. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–19
4.2.3.3 Perfect Filtering Setup Frame Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–19
4.2.3.4 Imperfect Filtering Setup Frame Buffer . . . . . . . . . . . . . . . . . . . . . . . . . 4–22
4.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–27
4.3.1 Reset Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–27
4.3.2 Power-Saving Modes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–28
4.3.2.1 Sleep Power-Saving Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–28

v
4.3.2.2 Snooze Power-Saving Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–29
4.3.3 Arbitration Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–30
4.3.4 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–32
4.3.5 Startup Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–33
4.3.6 Receive Process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–34
4.3.6.1 Descriptor Acquisition. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–34
4.3.6.2 Frame Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–34
4.3.6.3 Receive Process Suspended . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–35
4.3.6.4 Receive Process State Transitions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–36
4.3.7 Transmit Process. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–37
4.3.7.1 Frame Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–37
4.3.7.2 Transmit Polling Suspended. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–38
4.3.7.3 Transmit Process State Transitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–39
5 Host Bus Operation
5.1 Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–1
5.2 Bus Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–2
5.3 Bus Slave Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–2
5.3.1 Slave Read Cycle (I/O or Memory Target). . . . . . . . . . . . . . . . . . . . . . . . . . . 5–3
5.3.2 Slave Write Cycle (I/O or Memory Target). . . . . . . . . . . . . . . . . . . . . . . . . . . 5–4
5.3.3 Configuration Read and Write Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–5
5.4 Bus Master Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–6
5.4.1 Bus Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–7
5.4.2 Memory Read Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–8
5.4.3 Memory Write Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–9
5.5 Termination Cycles. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–10
5.5.1 Slave-Initiated Termination . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–10
5.5.1.1 Disconnect Termination . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–11
5.5.1.2 Retry Termination. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–12
5.5.2 Master-Initiated Termination . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–13
5.5.2.1 21143-Initiated Termination . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–13
5.5.2.2 Memory-Controller-Initiated Termination . . . . . . . . . . . . . . . . . . . . . . . . 5–15
5.6 Parity. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–18
5.7 Parking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–19
6 Network Interface Operation
6.1 MII/SYM Port. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–1
6.1.1 100BASE-T Terminology. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–1
6.1.2 Interface Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–2
6.1.2.1 Signal Standards . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–2
6.1.2.2 Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–4
6.2 10BASE-T and AUI Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–5

vi
6.2.1 Receivers and Drivers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–6
6.2.2 Manchester Decoder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–6
6.2.3 Manchester Encoder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–6
6.2.4 Oscillator Circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–6
6.2.5 Smart Squelch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–7
6.2.6 Autopolarity Detector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–7
6.2.7 Network Port Autosensing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–8
6.2.8 10BASE-T Link Integrity Test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–9
6.3 Media Access Control Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–9
6.3.1 MAC Frame Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–9
6.3.1.1 Ethernet and IEEE 802.3 Frames. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–10
6.3.1.2 Ethernet Frame Format Description. . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–10
6.3.2 Ethernet Reception Addressing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–12
6.3.3 Detailed Transmit Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–13
6.3.3.1 Transmit Initiation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–13
6.3.3.2 Frame Encapsulation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–14
6.3.3.3 Initial Deferral . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–14
6.3.3.4 Collision . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–15
6.3.3.5 Terminating Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–15
6.3.3.6 Transmit Parameter Values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–16
6.3.4 Detailed Receive Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–17
6.3.4.1 Receive Initiation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–17
6.3.4.2 Preamble Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–17
6.3.4.2.1 MII/SYM, 10BASE-T, or AUI Mode Preambles . . . . . . . . . . . . . . . . 6–17
6.3.4.2.2 100BASE-TX or 100BASE-FX Mode Preambles . . . . . . . . . . . . . . 6–18
6.3.4.3 Address Matching. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–18
6.3.4.4 Frame Decapsulation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–19
6.3.4.5 Terminating Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–19
6.3.4.6 Frame Reception Status. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–20
6.4 Loopback Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–21
6.4.1 Internal Loopback Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–21
6.4.2 External Loopback Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–22
6.4.3 Driver Entering Loopback Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–22
6.4.4 Driver Restoring Normal Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–23
6.5 Full-Duplex Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–24
6.6 Autonegotiation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–25
6.7 Capture Effect–A Value-Added Feature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–26
6.7.1 What Is Capture Effect?. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–26
6.7.2 Resolving Capture Effect. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–28
6.7.3 Enhanced Resolution for Capture Effect . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–29
6.8 Jabber and Watchdog Timers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–29
7 External Ports
7.1 Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–1

vii
7.2 Boot ROM and Serial ROM Connection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–1
7.3 Boot ROM Operations. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–3
7.3.1 Byte Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–3
7.3.2 Byte Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–4
7.3.3 Dword Read. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–5
7.4 Serial ROM Operations. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–6
7.4.1 Read Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–7
7.4.2 Write Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–10
7.5 External Register Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–13
7.6 General-Purpose Port and LEDs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7–14
8 Remotely Waking Up the LAN
8.1 Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8–1
8.2 Remote Wake-Up Controller Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8–1
8.3 Remote Wake-Up-LAN Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8–3
8.3.1 Remote Wake-Up-LAN Mode with Main System Power Off . . . . . . . . . . . . . 8–3
8.3.2 Remote Wake-Up-LAN Mode with Main System Power On . . . . . . . . . . . . . 8–4
8.4 Invalid Password Limiter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8–5
8.5 Configuration Revision Register (CFRV–Offset 08H). . . . . . . . . . . . . . . . . . . . . . 8–5
8.6 SIA and General-Purpose Port Register (CSR15–Offset 78H). . . . . . . . . . . . . . . 8–7
8.7 PCI Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8–11
8.7.1 Configuration Wake-Up-LAN IEEE Address 0 Register
(CWUA0–Offset 44H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8–12
8.7.2 Configuration Wake-Up-LAN IEEE Address 1 Register
(CWUA1–Offset 48H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8–14
8.7.3 Configuration Wake-Up Command Register (CWUC–Offset 54H) . . . . . . . . 8–15
8.7.4 SecureON™ Password Register (SOP0–Offset 4CH). . . . . . . . . . . . . . . . . . 8–17
8.7.5 SecureON Password Register (SOP1–Offset 50H). . . . . . . . . . . . . . . . . . . . 8–18
8.8 Remote Wake-Up-LAN Data Block in the SROM . . . . . . . . . . . . . . . . . . . . . . . . . 8–20
8.8.1 Remote Wake-Up-LAN IEEE Address and Command (SROM) . . . . . . . . . . 8–21
8.9 21143 Magic Packet Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8–24
A Joint Test Action Group—Test Logic
A.1 General Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A–1
A.2 Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A–2
A.2.1 Instruction Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A–2
A.2.2 Bypass Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A–3
A.2.3 Boundary-Scan Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A–3
A.2.4 Test Access Port Controller. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A–4

viii
B DNA CSMA/CD Counters and Events Support
B.1 CSMA/CD Counters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . B–1
C Hash C Routine
C.1 Little Endian Architecture Hash C Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . C–1
C.2 Big Endian Architecture Hash C Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . C–1
D Port Selection Procedure
D.1 MII Port Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . D–1
D.2 SYM Port Selection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . D–2
D.3 10BASE-T Port Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . D–2
D.4 AUI Port Selection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . D–3
E General-Purpose Port and LED Programming
E.1 Input Port Selection with Interrupt. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . E–1
E.2 Input Port Selection Without Interrupt. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . E–1
E.3 Output Port Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . E–2
E.4 LED/Control Selection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . E–2
F Support, Products, and Documentation
Index

ix
Examples
4–1 Perfect Filtering Buffer........................................................................................... 4–21
4–2 Imperfect Filtering Buffer....................................................................................... 4–24
8–1 21143 Magic Packet Fields ................................................................................... 8–25

x
Figures
1–1 21143 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–5
2–1 21143 Pinout Diagram (Top View) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–2
3–1 CFID Register Bit Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–3
3–2 CFCS Register Bit Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–4
3–3 CFRV Register Bit Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–7
3–4 CFLT Configuration Latency Timer Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–8
3–5 CBIO Register Bit Fields. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–9
3–6 CBMA Register Bit Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–10
3–7 CCIS Register Bit Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–11
3–8 CSID Register Bit Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–12
3–9 CBER Register Bit Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–13
3–10 CFIT Register Bit Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–14
3–11 CFDD Register Bit Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–15
3–12 CSR0 Bus Mode Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–18
3–13 CSR1 Register Bit Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–22
3–14 CSR2 Register Bit Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–23
3–15 CSR3 Register Bit Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–24
3–16 CSR4 Register Bit Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–25
3–17 CSR5 Register Bit Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–26
3–18 CSR6 Register Bit Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–33
3–19 CSR7 Register Bit Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–41
3–20 CSR8 Missed Frames and Overflow Counter. . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–45
3–21 CSR9 Register Bit Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–47
3–22 CSR10 Register Bit Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–49
3–23 CSR11 Register Bit Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–50
3–24 CSR12 Register Bit Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–51
3–25 CSR13 Register Bit Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–54
3–26 CSR14 Register Bit Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–55
3–27 CSR15 Register Bit Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–60
4–1 Descriptor Ring and Chain Structure Examples . . . . . . . . . . . . . . . . . . . . . . . . . . 4–2
4–2 Receive Descriptor Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–3
4–3 RDES0 Bit Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–4
4–4 RDES1 Bit Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–8
4–5 RDES2 Bit Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–9
4–6 RDES3 Bit Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–9
4–7 Transmit Descriptor Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–11
4–8 TDES0 Bit Fields. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–11
4–9 TDES1 Bit Fields. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–14
4–10 TDES2 Bit Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–17
4–11 TDES3 Bit Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–17
4–12 Perfect Filtering Setup Frame Buffer Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–20
4–13 Imperfect Filtering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–22
4–14 Imperfect Filtering Setup Frame Buffer Format. . . . . . . . . . . . . . . . . . . . . . . . . . . 4–23
5–1 Slave Read Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–4