ON Semiconductor RSL10 Application guide

© SCILLC, 2017
Previous Edition © 2016
“All Rights Reserved”
RSL10 Hardware Reference
M-20829-008
October 2017

RSL10 Hardware Reference
Sections of this manual relating to the ARM Cortex-M3 processor have been republished from the Cortex-M3
Technical Reference (version r2p1) with permission.
ON Semiconductor and are registered trademarks of Semiconductor Components Industries, LLC (SCILLC). ARM, the ARM logo and Cortex are trademarks or
registered trademarks of ARM Ltd. Bluetooth is a registered trademark of Bluetooth SIG, Inc. SCILLC owns the rights to a number of patents, trademarks, copyrights, trade
secrets, and other intellectual property. A listing of SCILLC’s product/patent coverage may be accessed at www.onsemi.com/site/pdf/Patent-Marking.pdf. SCILLC reserves
the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for
any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability,
including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or specifications can and
do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by
customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized
for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the
failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or
unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs,
damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or
unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action
Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.
PUBLICATION ORDERING INFORMATION
LITERATURE FULFILLMENT:
Literature Distribution Center for ON Semiconductor
P.O. Box 5163, Denver, Colorado 80217 USA
Phone: [phone] or 800-344-3860 Toll Free USA/Canada
Fax: [phone] or 800-344-3867 Toll Free USA/Canada
Email: [email protected]
N. American Technical Support: 800-282-9855 Toll
Free USA/Canada
Europe, Middle East and Africa Technical Support:
Phone: [phone]
Japan Customer Focus Center: Phone: [phone]-
1050
ON Semiconductor Website: www.onsemi.com
Order Literature: http://www.onsemi.com/orderlit
For additional information, please contact your
local Sales Representative

ON Semiconductor
www.onsemi.com
3
Page
1. Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18
1.1 Purpose . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18
1.2 Intended Audience . . . . . . . . . . . . . . . . . . . . . . . . . . .18
1.3 Conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18
1.4 Manual Organization . . . . . . . . . . . . . . . . . . . . . . . . . .18
1.5 Further Reading . . . . . . . . . . . . . . . . . . . . . . . . . . . .19
2. Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20
2.1 System Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . .20
2.2 Radio System Architecture . . . . . . . . . . . . . . . . . . . . . . . .21
2.3 Power . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22
2.4 Clocking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23
2.5 Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23
2.6 Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24
2.7 Peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25
2.8 Audio Components . . . . . . . . . . . . . . . . . . . . . . . . . . .25
2.9 SoC Identification . . . . . . . . . . . . . . . . . . . . . . . . . . .25
2.9.1 Device Identification Register . . . . . . . . . . . . . . . . . . . . . 26
2.9.1.1 AHBREGS_CHIP_ID_NUM . . . . . . . . . . . . . . . . . . . 26
3. ARM Cortex-M3 Processor . . . . . . . . . . . . . . . . . . . . . . . . . . .28
3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . .28
3.1.1 ARM Cortex-M3 Processor Loop Cache Register . . . . . . . . . . . . . . . 28
3.1.1.1 SYSCTRL_CSS_LOOP_CACHE_CFG . . . . . . . . . . . . . . . . 29
3.2 Debug Port . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
3.2.1 Debug Port Register. . . . . . . . . . . . . . . . . . . . . . . . . 30
3.2.1.1 DBG_LOCK . . . . . . . . . . . . . . . . . . . . . . . . . 30
3.3 IP Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31
3.3.1 IP Protection Registers . . . . . . . . . . . . . . . . . . . . . . . . 31
3.3.1.1 SYSCTRL_DBG_LOCK . . . . . . . . . . . . . . . . . . . . . 31
3.3.1.2 SYSCTRL_DBG_LOCK_KEY . . . . . . . . . . . . . . . . . . . 32
3.4 Activity Counters . . . . . . . . . . . . . . . . . . . . . . . . . . .32
3.4.1 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
3.4.1.1 SYSCTRL_CNT_CTRL . . . . . . . . . . . . . . . . . . . . . 33
3.4.1.2 SYSCTRL_SYSCLK_CNT . . . . . . . . . . . . . . . . . . . . 33
3.4.1.3 SYSCTRL_CM3_CNT . . . . . . . . . . . . . . . . . . . . . 33
3.4.1.4 SYSCTRL_LPDSP32_CNT . . . . . . . . . . . . . . . . . . . . 33
3.4.1.5 SYSCTRL_FLASH_READ_CNT . . . . . . . . . . . . . . . . . . 33
4. LPDSP32 Processor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34
4.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34
4.2 System Integration . . . . . . . . . . . . . . . . . . . . . . . . . . .34
4.3 Memory Support . . . . . . . . . . . . . . . . . . . . . . . . . . . .34
4.4 Interrupt Handling . . . . . . . . . . . . . . . . . . . . . . . . . . .35
4.5 LPDSP32 Debug Port . . . . . . . . . . . . . . . . . . . . . . . . . 35
4.6 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .36
4.6.1 SYSCTRL_DSS_CTRL . . . . . . . . . . . . . . . . . . . . . . . 36
Table of Contents

RSL10 Hardware Reference
www.onsemi.com
4
4.6.2 SYSCTRL_DSS_CMD . . . . . . . . . . . . . . . . . . . . . . . . 36
4.6.3 SYSCTRL_DSS_LOOP_CACHE_CFG . . . . . . . . . . . . . . . . . . 37
4.6.4 SYSCTRL_LPDSP32_DEBUG_CFG . . . . . . . . . . . . . . . . . . . 37
5. Power . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
5.1 Power Supply Overview . . . . . . . . . . . . . . . . . . . . . . . . . 38
5.1.1 Power Management Unit . . . . . . . . . . . . . . . . . . . . . . . 39
5.2 Power Supply Inputs . . . . . . . . . . . . . . . . . . . . . . . . . . 39
5.2.1 Battery Supply Voltage (VBAT) . . . . . . . . . . . . . . . . . . . . . 39
5.2.2 Digital Output Supply Voltage (VDDO) . . . . . . . . . . . . . . . . . . 40
5.3 Internal Power Supply Voltages . . . . . . . . . . . . . . . . . . . . . . 40
5.3.1 System Supply Voltage (VCC) . . . . . . . . . . . . . . . . . . . . . 40
5.3.1.1 VCC and DC-DC Converter Registers . . . . . . . . . . . . . . . . . 42
5.3.1.1.1 ACS_VCC_CTRL . . . . . . . . . . . . . . . . . . . . . 42
5.3.2 Internal Band Gap Reference Voltage . . . . . . . . . . . . . . . . . . . 43
5.3.2.1 Bandgap Converter Registers . . . . . . . . . . . . . . . . . . . . 43
5.3.2.1.1 ACS_BG_CTRL . . . . . . . . . . . . . . . . . . . . . . 44
5.3.3 RF Supply Voltage . . . . . . . . . . . . . . . . . . . . . . . . . 44
5.3.3.1 RF Block Configuration and Control Registers . . . . . . . . . . . . . . 45
5.3.3.1.1 ACS_VDDRF_CTRL . . . . . . . . . . . . . . . . . . . . 45
5.3.3.1.2 ACS_VDDPA_CTRL . . . . . . . . . . . . . . . . . . . . 46
5.3.4 Digital Supply Voltages . . . . . . . . . . . . . . . . . . . . . . . . 46
5.3.4.1 Digital Supply Configuration / Control Registers. . . . . . . . . . . . . . 47
5.3.4.1.1 ACS_VDDC_CTRL. . . . . . . . . . . . . . . . . . . . . 48
5.3.4.1.2 ACS_VDDM_CTRL . . . . . . . . . . . . . . . . . . . . 48
5.3.4.1.3 ACS_VDDRET_CTRL. . . . . . . . . . . . . . . . . . . . 49
5.3.5 Analog Supply Voltage (VDDA) . . . . . . . . . . . . . . . . . . . . . 50
5.3.5.1 Analog Voltage Configuration and Control Registers . . . . . . . . . . . . 51
5.3.5.1.1 ACS_VDDA_CP_CTRL . . . . . . . . . . . . . . . . . . . 51
5.4 Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
5.4.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
5.4.2 Measuring Power Mode Current Consumption . . . . . . . . . . . . . . . . 51
5.4.3 Run Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
5.4.4 Standby Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . 52
5.4.4.1 Wakeup Sources . . . . . . . . . . . . . . . . . . . . . . . . 52
5.4.4.2 ACS_PWR_MODES_CTRL . . . . . . . . . . . . . . . . . . . . 53
5.4.4.3 ACS_WAKEUP_CFG . . . . . . . . . . . . . . . . . . . . . . 53
5.4.4.4 ACS_WAKEUP_STATE . . . . . . . . . . . . . . . . . . . . . 55
5.4.5 Sleep Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
5.4.5.1 Wakeup from Retention Memory in Sleep Mode . . . . . . . . . . . . . . 57
5.4.6 ACS_WAKEUP_CTRL. . . . . . . . . . . . . . . . . . . . . . . . 59
5.4.7 SYSCTRL_MEM_ACCESS_CFG . . . . . . . . . . . . . . . . . . . . 61
5.4.8 SYSCTRL_WAKEUP_ADDR . . . . . . . . . . . . . . . . . . . . . 63
5.4.9 SYSCTRL_WAKEUP_PAD . . . . . . . . . . . . . . . . . . . . . . 63

ON Semiconductor
www.onsemi.com
5
5.4.10 ACS_WAKEUP_GP_DATA . . . . . . . . . . . . . . . . . . . . . . 63
5.5 Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
5.5.1 Reset Status Register . . . . . . . . . . . . . . . . . . . . . . . . 65
5.5.1.1 DIG_RESET_STATUS . . . . . . . . . . . . . . . . . . . . . . 66
5.5.2 ACS_RESET_STATUS. . . . . . . . . . . . . . . . . . . . . . . . 67
5.6 Analog Test Signals . . . . . . . . . . . . . . . . . . . . . . . . . . 68
5.6.1 Analog Output Configuration Register . . . . . . . . . . . . . . . . . . . 69
5.6.2 ACS_AOUT_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . 69
6. Clocking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
6.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
6.2 Clock Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
6.2.1 RC Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
6.2.2 48 MHz Crystal Oscillator . . . . . . . . . . . . . . . . . . . . . . . 75
6.2.3 Standby RC Oscillator . . . . . . . . . . . . . . . . . . . . . . . . 75
6.2.4 32 kHz Crystal Oscillator . . . . . . . . . . . . . . . . . . . . . . . 76
6.2.5 External Clock Input (EXTCLK) . . . . . . . . . . . . . . . . . . . . 76
6.2.6 Debug Port Clock . . . . . . . . . . . . . . . . . . . . . . . . . 77
6.2.7 Clock Generation Registers . . . . . . . . . . . . . . . . . . . . . . 77
6.2.7.1 ACS_RCOSC_CTRL . . . . . . . . . . . . . . . . . . . . . . 77
6.2.7.2 ACS_XTAL32K_CTRL . . . . . . . . . . . . . . . . . . . . . 78
6.3 Clock Distribution . . . . . . . . . . . . . . . . . . . . . . . . . . 79
6.3.1 System Clock (SYSCLK) . . . . . . . . . . . . . . . . . . . . . . . 79
6.3.2 Standby Clock (STANDBYCLK) . . . . . . . . . . . . . . . . . . . . 80
6.3.3 Slow Clock (SLOWCLK) . . . . . . . . . . . . . . . . . . . . . . . 80
6.3.4 Baseband Clock (BBCLK) and Other Clocks for the Bluetooth Low Energy Baseband . . . . 81
6.3.5 Real-Time Clock (RTC). . . . . . . . . . . . . . . . . . . . . . . . 81
6.3.6 User Clock (USRCLK) . . . . . . . . . . . . . . . . . . . . . . . . 82
6.3.7 Power Supply Clocks . . . . . . . . . . . . . . . . . . . . . . . . 82
6.3.8 Interface Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . 82
6.3.9 Clock Distribution Registers . . . . . . . . . . . . . . . . . . . . . . 84
6.3.9.1 CLK_SYS_CFG . . . . . . . . . . . . . . . . . . . . . . . . 84
6.3.9.2 CLK_DIV_CFG0 . . . . . . . . . . . . . . . . . . . . . . . 85
6.3.9.3 CLK_DIV_CFG1 . . . . . . . . . . . . . . . . . . . . . . . 85
6.3.9.4 CLK_DIV_CFG2 . . . . . . . . . . . . . . . . . . . . . . . 87
6.3.9.5 ACS_RTC_CFG . . . . . . . . . . . . . . . . . . . . . . . . 88
6.3.9.6 ACS_RTC_COUNT. . . . . . . . . . . . . . . . . . . . . . . 88
6.3.9.7 ACS_RTC_CTRL . . . . . . . . . . . . . . . . . . . . . . . 88
6.4 Clock Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
6.4.1 Clock Detector and System Monitor . . . . . . . . . . . . . . . . . . . . 89
6.4.2 External Clock Detector . . . . . . . . . . . . . . . . . . . . . . . 90
6.4.3 Clock Detector Registers . . . . . . . . . . . . . . . . . . . . . . . 91
6.4.3.1 CLK_DET_CFG . . . . . . . . . . . . . . . . . . . . . . . . 91
6.4.3.2 CLK_DET_STATUS . . . . . . . . . . . . . . . . . . . . . . 92
6.4.3.3 ACS_CLK_DET_CTRL . . . . . . . . . . . . . . . . . . . . . 92

RSL10 Hardware Reference
www.onsemi.com
6
7. Memory. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
7.1 Memory Architecture . . . . . . . . . . . . . . . . . . . . . . . . . 94
7.1.1 Memory Instances . . . . . . . . . . . . . . . . . . . . . . . . . 94
7.1.2 Memory Buses . . . . . . . . . . . . . . . . . . . . . . . . . . 95
7.1.3 Memory Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . 95
7.2 Memory Map and Usage . . . . . . . . . . . . . . . . . . . . . . . . 96
7.2.1 ARM Cortex-M3 Processor Memory Usage . . . . . . . . . . . . . . . . . 96
7.2.2 Flash Memory. . . . . . . . . . . . . . . . . . . . . . . . . . . 98
7.2.2.1 Non-Volatile Record (NVR) Sectors. . . . . . . . . . . . . . . . . . 98
7.2.2.2 Redundancy Sectors . . . . . . . . . . . . . . . . . . . . . . . 99
7.2.2.3 Error — Correction Coding . . . . . . . . . . . . . . . . . . . . 99
7.2.2.4 Flash Delay Timings. . . . . . . . . . . . . . . . . . . . . . . 100
7.2.3 RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
7.2.3.1 Program RAM . . . . . . . . . . . . . . . . . . . . . . . . 100
7.2.3.2 Data RAM . . . . . . . . . . . . . . . . . . . . . . . . . . 101
7.2.3.3 Shared RAM Instances . . . . . . . . . . . . . . . . . . . . . . 101
7.2.4 Other Memory Mapped Areas. . . . . . . . . . . . . . . . . . . . . . 102
7.2.4.1 Peripherals and Interfaces . . . . . . . . . . . . . . . . . . . . . 102
7.2.4.2 Private Peripherals . . . . . . . . . . . . . . . . . . . . . . . 102
7.2.5 LPDSP32 DSP Memory Usage . . . . . . . . . . . . . . . . . . . . . 102
7.2.5.1 Program Memory . . . . . . . . . . . . . . . . . . . . . . . 102
7.2.5.2 Data Memory . . . . . . . . . . . . . . . . . . . . . . . . . 103
7.2.6 Bluetooth Low Energy Baseband (BB) Memory Usage . . . . . . . . . . . . . . 105
7.2.6.1 Exchange Memory . . . . . . . . . . . . . . . . . . . . . . . 105
7.3 Flash Memory Operations . . . . . . . . . . . . . . . . . . . . . . . . 105
7.3.1 Reading and Writing Flash Memory . . . . . . . . . . . . . . . . . . . . 105
7.3.2 Low Power Read Mode . . . . . . . . . . . . . . . . . . . . . . . . 107
7.3.3 Sequential / Non-Sequential Writing. . . . . . . . . . . . . . . . . . . . 107
7.3.3.1 Non-Sequential Write . . . . . . . . . . . . . . . . . . . . . . 107
7.3.3.2 Sequential Write . . . . . . . . . . . . . . . . . . . . . . . . 107
7.3.4 Locking / Unlocking Mechanism . . . . . . . . . . . . . . . . . . . . . 108
7.3.4.1 Locking Mechanism. . . . . . . . . . . . . . . . . . . . . . . 108
7.3.4.2 Unlocking Mechanism . . . . . . . . . . . . . . . . . . . . . . 108
7.4 Flash Copier . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
7.4.1 Block Characteristics . . . . . . . . . . . . . . . . . . . . . . . . 108
7.5 Memory Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 110
7.5.1 SYSCTRL_FLASH_OVERLAY_CFG . . . . . . . . . . . . . . . . . . . 110
7.5.2 SYSCTRL_FLASH_READ_CNT . . . . . . . . . . . . . . . . . . . . 111
7.5.3 SYSCTRL_MEM_ERROR . . . . . . . . . . . . . . . . . . . . . . 111
7.5.4 SYSCTRL_MEM_POWER_CFG . . . . . . . . . . . . . . . . . . . . 112
7.5.5 SYSCTRL_MEM_ACCESS_CFG . . . . . . . . . . . . . . . . . . . . 114
7.5.6 SYSCTRL_MEM_RETENTION_CFG. . . . . . . . . . . . . . . . . . . 116
7.5.7 SYSCTRL_MEM_ARBITER_CFG . . . . . . . . . . . . . . . . . . . . 117
7.5.8 SYSCTRL_MEM_TIMING_CFG . . . . . . . . . . . . . . . . . . . . 120

ON Semiconductor
www.onsemi.com
7
7.6 Flash Memory Registers . . . . . . . . . . . . . . . . . . . . . . . . . 121
7.6.1 FLASH_IF_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . 121
7.6.2 FLASH_MAIN_WRITE_UNLOCK. . . . . . . . . . . . . . . . . . . . 122
7.6.3 FLASH_MAIN_CTRL . . . . . . . . . . . . . . . . . . . . . . . . 123
7.6.4 FLASH_DELAY_CTRL . . . . . . . . . . . . . . . . . . . . . . . 123
7.6.5 FLASH_CMD_CTRL . . . . . . . . . . . . . . . . . . . . . . . . 124
7.6.6 FLASH_IF_STATUS . . . . . . . . . . . . . . . . . . . . . . . . 125
7.6.7 FLASH_ADDR . . . . . . . . . . . . . . . . . . . . . . . . . . 127
7.6.8 FLASH_DATA . . . . . . . . . . . . . . . . . . . . . . . . . . 127
7.6.9 FLASH_NVR_WRITE_UNLOCK . . . . . . . . . . . . . . . . . . . . 127
7.6.10 FLASH_NVR_CTRL . . . . . . . . . . . . . . . . . . . . . . . . 127
7.6.11 FLASH_PATCH_ADDR . . . . . . . . . . . . . . . . . . . . . . . 128
7.6.12 FLASH_COPY_CFG . . . . . . . . . . . . . . . . . . . . . . . . 128
7.6.13 FLASH_COPY_CTRL . . . . . . . . . . . . . . . . . . . . . . . 129
7.6.14 FLASH_COPY_SRC_ADDR_PTR . . . . . . . . . . . . . . . . . . . 129
7.6.15 FLASH_COPY_DST_ADDR_PTR . . . . . . . . . . . . . . . . . . . 129
7.6.16 FLASH_COPY_WORD_CNT . . . . . . . . . . . . . . . . . . . . . 130
7.6.17 FLASH_ECC_CTRL . . . . . . . . . . . . . . . . . . . . . . . . 130
7.6.18 FLASH_ECC_STATUS . . . . . . . . . . . . . . . . . . . . . . . 130
7.6.19 FLASH_ECC_ERROR_ADDR . . . . . . . . . . . . . . . . . . . . . 131
7.6.20 FLASH_ECC_UNCOR_ERROR_CNT . . . . . . . . . . . . . . . . . . 131
7.6.21 FLASH_ECC_COR_ERROR_CNT . . . . . . . . . . . . . . . . . . . 131
8. RF Front-End . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
8.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
8.1.1 SYSCTRL_RF_POWER_CFG . . . . . . . . . . . . . . . . . . . . . 135
8.1.2 SYSCTRL_RF_ACCESS_CFG . . . . . . . . . . . . . . . . . . . . . 135
8.2 System Integration . . . . . . . . . . . . . . . . . . . . . . . . . . 135
8.2.1 48 MHz Crystal Oscillator . . . . . . . . . . . . . . . . . . . . . . . 136
8.3 Packet Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
8.3.1 Packet Format . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
8.3.1.1 Preamble . . . . . . . . . . . . . . . . . . . . . . . . . . 138
8.3.1.2 Pattern . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
8.3.1.3 Packet Length. . . . . . . . . . . . . . . . . . . . . . . . . 139
8.3.1.4 Address. . . . . . . . . . . . . . . . . . . . . . . . . . . 139
8.3.1.5 Multi-Frame . . . . . . . . . . . . . . . . . . . . . . . . . 140
8.3.2 CRC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
8.3.3 Accessing the FIFOs. . . . . . . . . . . . . . . . . . . . . . . . . 141
8.3.4 FIFO Status . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
8.4 Modulator and Radio Configuration . . . . . . . . . . . . . . . . . . . . . 142
8.4.1 Radio Configuration . . . . . . . . . . . . . . . . . . . . . . . . . 143
8.4.1.1 Data Rate . . . . . . . . . . . . . . . . . . . . . . . . . . 143
8.4.1.1.1 Fractional Data Rate. . . . . . . . . . . . . . . . . . . . . 143
8.4.1.2 Central Frequency . . . . . . . . . . . . . . . . . . . . . . . 143

RSL10 Hardware Reference
www.onsemi.com
8
8.4.1.3 Channels . . . . . . . . . . . . . . . . . . . . . . . . . . 144
8.4.2 Tx Specific Configuration . . . . . . . . . . . . . . . . . . . . . . . 144
8.4.2.1 Pulse Shape . . . . . . . . . . . . . . . . . . . . . . . . . 144
8.4.2.2 Modulation Index . . . . . . . . . . . . . . . . . . . . . . . 145
8.4.2.3 Interpolator . . . . . . . . . . . . . . . . . . . . . . . . . 146
8.4.2.4 Power Amplifier (PA) Source . . . . . . . . . . . . . . . . . . . . 146
8.4.3 Rx Specific Configuration . . . . . . . . . . . . . . . . . . . . . . . 147
8.4.3.1 Channel Filter Configuration . . . . . . . . . . . . . . . . . . . . 147
8.4.3.2 Phase and RSSI Fractional Decimation . . . . . . . . . . . . . . . . . 147
8.4.3.3 Carrier Recovery . . . . . . . . . . . . . . . . . . . . . . . . 149
8.4.3.3.1 Rough Carrier Recovery . . . . . . . . . . . . . . . . . . . 149
8.4.3.3.2 Fine Carrier Recovery . . . . . . . . . . . . . . . . . . . . 149
8.4.3.3.3 Carrier Recovery Boundaries . . . . . . . . . . . . . . . . . . 150
8.4.3.3.4 RSSI Detection . . . . . . . . . . . . . . . . . . . . . . 151
8.4.3.3.5 Delay Line Synchronization . . . . . . . . . . . . . . . . . . 153
8.4.3.4 Matched Filtering . . . . . . . . . . . . . . . . . . . . . . . 153
8.4.3.5 Clock and Data-Rate Recovery . . . . . . . . . . . . . . . . . . . 154
8.4.3.6 Decision . . . . . . . . . . . . . . . . . . . . . . . . . . 156
8.4.3.6.1 Viterbi Algorithm . . . . . . . . . . . . . . . . . . . . . 156
8.4.3.7 RSSI Filtering and AGC . . . . . . . . . . . . . . . . . . . . . 156
8.4.3.7.1 Peak Detector . . . . . . . . . . . . . . . . . . . . . . . 157
8.4.3.7.2 RSSI and Peak-Detector Combined AGC Strategy . . . . . . . . . . . 158
8.4.4 Continuous Wave (CW) Configuration . . . . . . . . . . . . . . . . . . . 158
8.5 RF Front-End Registers . . . . . . . . . . . . . . . . . . . . . . . . . 159
8.5.1 RF_REG00 . . . . . . . . . . . . . . . . . . . . . . . . . . . 160
8.5.2 RF_REG01 . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
8.5.3 RF_REG02 . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
8.5.4 RF_REG03 . . . . . . . . . . . . . . . . . . . . . . . . . . . 163
8.5.5 RF_REG04 . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
8.5.6 RF_REG05 . . . . . . . . . . . . . . . . . . . . . . . . . . . 165
8.5.7 RF_CENTER_FREQ . . . . . . . . . . . . . . . . . . . . . . . . 166
8.5.8 RF_REG07 . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
8.5.9 RF_REG08 . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
8.5.10 RF_REG09 . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
8.5.11 RF_REG0A . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
8.5.12 RF_SYNC_PATTERN. . . . . . . . . . . . . . . . . . . . . . . . 170
8.5.13 RF_REG0C . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
8.5.14 RF_CRC_POLYNOMIAL . . . . . . . . . . . . . . . . . . . . . . 171
8.5.15 RF_CRC_RST . . . . . . . . . . . . . . . . . . . . . . . . . . 171
8.5.16 RF_REG0F . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
8.5.17 RF_REG10 . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
8.5.18 RF_TX_PULSE0 . . . . . . . . . . . . . . . . . . . . . . . . . 173
8.5.19 RF_TX_PULSE1 . . . . . . . . . . . . . . . . . . . . . . . . . 173

ON Semiconductor
www.onsemi.com
9
8.5.20 RF_TX_PULSE2 . . . . . . . . . . . . . . . . . . . . . . . . . 174
8.5.21 RF_TX_PULSE3 . . . . . . . . . . . . . . . . . . . . . . . . . 174
8.5.22 RF_RX_PULSE. . . . . . . . . . . . . . . . . . . . . . . . . . 175
8.5.23 RF_REG16 . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
8.5.24 RF_REG17 . . . . . . . . . . . . . . . . . . . . . . . . . . . 176
8.5.25 RF_REG18 . . . . . . . . . . . . . . . . . . . . . . . . . . . 177
8.5.26 RF_REG19 . . . . . . . . . . . . . . . . . . . . . . . . . . . 178
8.5.27 RF_REG1A . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
8.5.28 RF_REG1B . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
8.5.29 RF_AGC_LUT1 . . . . . . . . . . . . . . . . . . . . . . . . . 181
8.5.30 RF_AGC_LUT2 . . . . . . . . . . . . . . . . . . . . . . . . . 181
8.5.31 RF_AGC_LUT3 . . . . . . . . . . . . . . . . . . . . . . . . . 181
8.5.32 RF_AGC_LUT4 . . . . . . . . . . . . . . . . . . . . . . . . . 182
8.5.33 RF_REG20 . . . . . . . . . . . . . . . . . . . . . . . . . . . 182
8.5.34 RF_AGC_ATT1. . . . . . . . . . . . . . . . . . . . . . . . . . 183
8.5.35 RF_REG22 . . . . . . . . . . . . . . . . . . . . . . . . . . . 184
8.5.36 RF_REG23 . . . . . . . . . . . . . . . . . . . . . . . . . . . 184
8.5.37 RF_REG24 . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
8.5.38 RF_REG25 . . . . . . . . . . . . . . . . . . . . . . . . . . . 186
8.5.39 RF_REG26 . . . . . . . . . . . . . . . . . . . . . . . . . . . 186
8.5.40 RF_REG27 . . . . . . . . . . . . . . . . . . . . . . . . . . . 187
8.5.41 RF_REG28 . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
8.5.42 RF_PLL_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . 189
8.5.43 RF_REG2A . . . . . . . . . . . . . . . . . . . . . . . . . . . 191
8.5.44 RF_XTAL_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . 191
8.5.45 RF_REG2C . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
8.5.46 RF_REG2D . . . . . . . . . . . . . . . . . . . . . . . . . . . 194
8.5.47 RF_REG2E . . . . . . . . . . . . . . . . . . . . . . . . . . . 195
8.5.48 RF_REG2F . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
8.5.49 RF_REG30 . . . . . . . . . . . . . . . . . . . . . . . . . . . 198
8.5.50 RF_REG31 . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
8.5.51 RF_REG32 . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
8.5.52 RF_TXFIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
8.5.53 RF_RXFIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
8.5.54 RF_DESER_STATUS . . . . . . . . . . . . . . . . . . . . . . . . 199
8.5.55 RF_IRQ_STATUS . . . . . . . . . . . . . . . . . . . . . . . . . 200
8.5.56 RF_REG37 . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
8.5.57 RF_REG38 . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
8.5.58 RF_REG39 . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
8.5.59 RF_REVISION . . . . . . . . . . . . . . . . . . . . . . . . . . 201
9. Bluetooth Low Energy Baseband . . . . . . . . . . . . . . . . . . . . . . . . . 203
9.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203

RSL10 Hardware Reference
www.onsemi.com
10
9.1.1 Bluetooth Baseband Error Handling . . . . . . . . . . . . . . . . . . . . 204
9.1.2 Support Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . 206
9.2 Baseband Registers and Memory Usage . . . . . . . . . . . . . . . . . . . . 206
9.2.1 Baseband Abstraction Layer Primitives . . . . . . . . . . . . . . . . . . . 207
9.2.2 Control Structures . . . . . . . . . . . . . . . . . . . . . . . . . 207
9.3 Baseband Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . 208
9.3.1 Clock Structures . . . . . . . . . . . . . . . . . . . . . . . . . . 208
9.3.1.1 ACS_BB_TIMER_CTRL . . . . . . . . . . . . . . . . . . . . . 209
9.3.2 Slot Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . 209
9.3.3 Timing and Event-Related Interrupts . . . . . . . . . . . . . . . . . . . 210
9.3.3.1 Schedule Interrupt . . . . . . . . . . . . . . . . . . . . . . . 210
9.3.3.2 End of Event Interrupt . . . . . . . . . . . . . . . . . . . . . . 212
9.3.3.3 Reception Interrupt . . . . . . . . . . . . . . . . . . . . . . . 212
9.3.3.4 Wakeup Interrupt . . . . . . . . . . . . . . . . . . . . . . . . 213
9.3.3.5 Software Interrupt . . . . . . . . . . . . . . . . . . . . . . . 214
9.3.3.6 Encryption Interrupt . . . . . . . . . . . . . . . . . . . . . . . 214
9.4 Baseband Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 214
9.4.1 BBIF_CTRL . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
9.4.2 BBIF_STATUS . . . . . . . . . . . . . . . . . . . . . . . . . . 217
9.4.3 BBIF_COEX_CTRL . . . . . . . . . . . . . . . . . . . . . . . . 218
9.4.4 BBIF_COEX_STATUS . . . . . . . . . . . . . . . . . . . . . . . . 219
9.4.5 BBIF_COEX_INT_CFG . . . . . . . . . . . . . . . . . . . . . . . 219
9.4.6 BBIF_COEX_INT_STATUS . . . . . . . . . . . . . . . . . . . . . . 220
9.4.7 BBIF_SYNC_CFG . . . . . . . . . . . . . . . . . . . . . . . . . 220
9.4.8 BB_RWBBCNTL . . . . . . . . . . . . . . . . . . . . . . . . . 221
9.4.9 BB_VERSION . . . . . . . . . . . . . . . . . . . . . . . . . . 223
9.4.10 BB_RWBLEBCONF . . . . . . . . . . . . . . . . . . . . . . . . 223
9.4.11 BB_INTCNTL . . . . . . . . . . . . . . . . . . . . . . . . . . 224
9.4.12 BB_INTSTAT . . . . . . . . . . . . . . . . . . . . . . . . . . 226
9.4.13 BB_INTRAWSTAT . . . . . . . . . . . . . . . . . . . . . . . . 227
9.4.14 BB_INTACK . . . . . . . . . . . . . . . . . . . . . . . . . . 228
9.4.15 BB_BASETIMECNT . . . . . . . . . . . . . . . . . . . . . . . . 230
9.4.16 BB_FINETIMECNT . . . . . . . . . . . . . . . . . . . . . . . . 230
9.4.17 BB_BDADDRL. . . . . . . . . . . . . . . . . . . . . . . . . . 230
9.4.18 BB_BDADDRU . . . . . . . . . . . . . . . . . . . . . . . . . 231
9.4.19 BB_ET_CURRENTRXDESCPTR . . . . . . . . . . . . . . . . . . . . 231
9.4.20 BB_DEEPSLCNTL . . . . . . . . . . . . . . . . . . . . . . . . 231
9.4.21 BB_DEEPSLWKUP . . . . . . . . . . . . . . . . . . . . . . . . 232
9.4.22 BB_DEEPSLSTAT . . . . . . . . . . . . . . . . . . . . . . . . . 232
9.4.23 BB_ENBPRESET . . . . . . . . . . . . . . . . . . . . . . . . . 233
9.4.24 BB_FINECNTCORR . . . . . . . . . . . . . . . . . . . . . . . . 233
9.4.25 BB_BASETIMECNTCORR . . . . . . . . . . . . . . . . . . . . . . 233
9.4.26 BB_DIAGCNTL . . . . . . . . . . . . . . . . . . . . . . . . . 233