AMD Am186 CC User manual

Am186™CC/CH/CU Microcontrollers
User’s Manual
Order #21914B

© 1998 Advanced Micro Devices, Inc. All rights reserved.
Advanced Micro Devices, Inc. ("AMD") reserves the right to make changes in its products
without notice in order to improve design or performance characteristics.
The information in this publication is believed to be accurate at the time of publication, but AMD makes no representations or warranties with
respect to the accuracy or completeness of the contents of this publication or the information contained herein, and reserves the right to make
changes at any time, without notice. AMD disclaims responsibility for any consequences resulting from the useof the information included in this
publication.
This publication neither states nor implies any representations or warranties of any kind, including but not limited to, any implied warranty of
merchantability or fitness for a particular purpose. AMD products are not authorized for use as critical components in life support devices or
systems without AMD’s written approval. AMD assumes no liability whatsoever for claims associated with the sale or use (including the use of
engineering samples) of AMD products, except as provided in AMD’s Terms and Conditions of Sale for such products.
Trademarks
AMD, the AMD logo, and combinations thereof, Am186, Am188, Comm86, E86, SLAC, SmartDMA, and CodeKit are trademarks of Advanced
Micro Devices, Inc.
FusionE86 is a service mark of Advanced Micro Devices, Inc.
Product names used in this publication are for identification purposes only and may be trademarks of their respective companies.

Am186™CC/CH/CU Microcontrollers User’s Manual iii
IF YOU HAVE QUESTIONS, WE’RE HERE TO HELP YOU.
The AMD customer service network includes U.S. offices, international offices, and a
customer training center. Expert technicalassistance is available from the AMD worldwide
staffoffieldapplicationengineersandfactorysupportstaffto answer E86™andComm86™
family hardware and software development questions.
Frequently accessed numbers are listed below. Additional contact information is listed on
the back of this manual. AMD’s WWW site lists the latest phone numbers.
Technical Support
Answers to technical questions are available online, through e-mail, and by telephone.
Go to AMD’s home page at www.amd.com and follow the Service link for the latest AMD
technical support phone numbers, software, and Frequently Asked Questions.
For technical support questions on all E86 and Comm86 products, send e-mail to
[email protected](intheUSandCanada)or[email protected] (inEuropeand
the UK).
You can also call the AMD Corporate Applications Hotline at:
[phone] Toll-free for U.S. and Canada
44-(0) 1276-803-299 U.K. and Europe hotline
WWW Support
For specific information on E86 and Comm86 products, access the AMD home page at
www.amd.com and follow the Embedded Processors link. These pages provide
information on upcoming product releases, overviews of existing products, information on
product support and tools, and a list of technical documentation. Support tools include
online benchmarking tools and CodeKit™ software—tested source code example
applications. Many of the technical documents are available online in PDF form.
Questions, requests, and input concerning AMD’s WWW pages can be sent via e-mail to
[email protected].
Documentation and Literature Support
Data books, user’s manuals, data sheets,application notes, and product CDs arefree with
asimplephonecall.Internationally,contactyourlocalAMDsalesofficeforproductliterature.
To order literature, call:
[phone] Toll-free for U.S. and Canada
[phone] Direct dial worldwide
[phone] Fax
Third-Party Support
AMDFusionE86SM partnersprovideanarrayofproductsdesignedtomeetcriticaltime-to-market
needs. Products and solutions availableinclude emulators, hardware and software debuggers,
board-levelproducts,andsoftwaredevelopmenttools,amongothers.The WWW site and the
E86 Family Products Development Tools CD, order# 21058 , describe these solutions. In
addition, mature development tools and applications for the x86 platform are widely
available in the general marketplace.

iv Am186™CC/CH/CU Microcontrollers User’s Manual

Am186™CC/CH/CU Microcontrollers User’s Manual v
TABLE OF CONTENTS
PREFACE INTRODUCTION XIX
Comm86 Family. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xix
Purpose of this Manual . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xix
Intended Audience. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xix
Overview of this Manual . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xix
Related Documents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xxi
AMD Documentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xxi
Additional Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .xxii
Documentation Conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .xxii
Microcontroller-Specific Information. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xxiii
CHAPTER 1 ARCHITECTURAL OVERVIEW 1-1
1.1 Features. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-1
1.2 Am186CC Communications Controller . . . . . . . . . . . . . . . . . . . . . . . . . .1-1
1.2.1 Am186CH HDLC Microcontroller . . . . . . . . . . . . . . . . . . . . . . . .1-2
1.2.2 Am186CU USB Microcontroller . . . . . . . . . . . . . . . . . . . . . . . . .1-3
1.2.3 Feature Comparison. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-4
1.3 Block Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-4
1.4 Architectural Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-6
1.4.1 Am186 Embedded CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-6
1.4.2 Serial Communications Support . . . . . . . . . . . . . . . . . . . . . . . . .1-6
1.4.2.1 Universal Serial Bus. . . . . . . . . . . . . . . . . . . . . . . . . .1-6
1.4.2.2 HDLC Channels and TSAs . . . . . . . . . . . . . . . . . . . .1-7
1.4.2.3 General Circuit Interface . . . . . . . . . . . . . . . . . . . . . .1-8
1.4.2.4 SmartDMA Channels . . . . . . . . . . . . . . . . . . . . . . . . .1-8
1.4.2.5 Asynchronous Serial Ports. . . . . . . . . . . . . . . . . . . . .1-9
1.4.2.6 Synchronous Serial Port . . . . . . . . . . . . . . . . . . . . . .1-9
1.4.3 System Peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-9
1.4.3.1 Interrupt Controller. . . . . . . . . . . . . . . . . . . . . . . . . . .1-9
1.4.3.2 General-Purpose DMA Channels . . . . . . . . . . . . . .1-10
1.4.3.3 Programmable I/O Signals. . . . . . . . . . . . . . . . . . . .1-10
1.4.3.4 Programmable Timers . . . . . . . . . . . . . . . . . . . . . . .1-10
1.4.3.5 Hardware Watchdog Timer . . . . . . . . . . . . . . . . . . . 1-11
1.4.4 Memory and Peripheral Interface . . . . . . . . . . . . . . . . . . . . . . . 1-11
1.4.4.1 System Interfaces and Clock Control. . . . . . . . . . . . 1-11
1.4.4.2 Dynamic Random Access Memory Support . . . . . . 1-11
1.4.4.3 Chip Selects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-12
1.4.5 In-Circuit Emulator Support. . . . . . . . . . . . . . . . . . . . . . . . . . . .1-12
1.5 Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-13
CHAPTER 2 CONFIGURATION BASICS 2-1
2.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-1
2.2 Register Set. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-1
2.2.1 Processor Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-1
2.2.2 Processor Status Flags Register . . . . . . . . . . . . . . . . . . . . . . . .2-2
2.2.3 Peripheral Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-4
2.3 Memory Organization and Address Generation. . . . . . . . . . . . . . . . . . . .2-5
2.4 I/O Space. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-6
2.5 Instruction Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-7
2.6 Segments. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-7

Table of Contents
vi Am186™CC/CH/CU Microcontrollers User’s Manual
2.7 Data Types. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-8
2.8 Addressing Modes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-9
2.8.1 Register and Immediate Operands . . . . . . . . . . . . . . . . . . . . . .2-9
2.8.2 Memory Operands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-9
CHAPTER 3 SYSTEM OVERVIEW 3-1
3.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-1
3.2 System Design. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-1
3.3 System Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-4
3.4 Initialization and Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-5
3.5 Signal Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-8
3.6 Bus Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-28
3.6.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-28
3.6.2 Block Diagrams. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-29
3.6.3 Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-30
3.6.3.1 Address and Data Buses . . . . . . . . . . . . . . . . . . . . .3-30
3.6.3.2 Programmable Bus Sizing . . . . . . . . . . . . . . . . . . . .3-30
3.6.3.3 Byte Write Enables. . . . . . . . . . . . . . . . . . . . . . . . . .3-31
3.6.3.4 Output Enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-31
3.6.3.5 Bus Mastering . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-31
3.6.3.6 DRAM Controller . . . . . . . . . . . . . . . . . . . . . . . . . . .3-32
3.7 Clock Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-32
3.7.1 Clock Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-32
3.7.2 PLL Bypass Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-34
3.8 Hardware-Related Considerations. . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-34
3.9 Comparison To Other Devices. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-34
3.10 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-34
CHAPTER 4 EMULATOR SUPPORT 4-1
4.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-1
4.2 System Design. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-1
4.2.1 Multiplexed Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-1
4.2.2 Emulator Connection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-1
4.3 Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-2
4.3.1 Usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-2
4.3.2 Emulator-Related Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-2
4.3.2.1 A19–A0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-2
4.3.2.2 AD15–AD0. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-2
4.3.2.3 {ADEN} / BHE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-2
4.3.2.4 ALE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-3
4.3.2.5 ARDY and SRDY. . . . . . . . . . . . . . . . . . . . . . . . . . . .4-3
4.3.2.6 BHE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-3
4.3.2.7 BSIZE8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-3
4.3.2.8 [CAS1–CAS0] and [RAS1–RAS0] . . . . . . . . . . . . . .4-3
4.3.2.9 CLKOUT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-3
4.3.2.10 LCS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-3
4.3.2.11 MCS3–MCS0. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-4
4.3.2.12 {ONCE} . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-4
4.3.2.13 QS1–QS0. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-4
4.3.2.14 [RAS1–RAS0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-4
4.3.2.15 RD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-4
4.3.2.16 RES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-4
4.3.2.17 RESOUT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-4
4.3.2.18 S2–S0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-5
4.3.2.19 S6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-5
4.3.2.20 SRDY. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-5
4.3.2.21 UCS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-5
4.3.2.22 {UCSX8} and WLB. . . . . . . . . . . . . . . . . . . . . . . . . . .4-5

Table of Contents
Am186™CC/CH/CU Microcontrollers User’s Manual vii
4.3.2.23 WHB and WR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-5
4.3.2.24 WLB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-5
4.3.2.25 WR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-5
4.3.3 Hardware-Related Considerations . . . . . . . . . . . . . . . . . . . . . . .4-5
4.3.4 Comparison to Other Devices . . . . . . . . . . . . . . . . . . . . . . . . . .4-5
4.4 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-5
CHAPTER 5 CHIP SELECTS 5-1
5.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-1
5.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-2
5.3 System Design. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-2
5.4 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-3
5.5 Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-4
5.5.1 Usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-4
5.5.2 Selecting Memory and I/O Space . . . . . . . . . . . . . . . . . . . . . . .5-5
5.5.2.1 UCS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-5
5.5.2.2 LCS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-5
5.5.2.3 MCS3–MCS0. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-5
5.5.2.4 PCS7–PCS0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-6
5.5.3 Selecting DRAM Using the Chip Selects . . . . . . . . . . . . . . . . . .5-7
5.5.4 Overlapping Chip Selects . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-8
5.5.5 Configuring Address and Data Buses . . . . . . . . . . . . . . . . . . . .5-9
5.5.5.1 UCS and LCS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-9
5.5.5.2 Non-UCS and Non-LCS. . . . . . . . . . . . . . . . . . . . . . .5-9
5.5.5.3 PCS I/O Space. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-9
5.5.6 Programming Ready Signals and Wait States . . . . . . . . . . . . .5-10
5.5.7 Chip Select Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-10
5.5.8 Hardware-Related Considerations . . . . . . . . . . . . . . . . . . . . . .5-10
5.5.9 Software-Related Considerations . . . . . . . . . . . . . . . . . . . . . .5-10
5.5.10 Comparison to Other Devices. . . . . . . . . . . . . . . . . . . . . . . . . . 5-11
5.6 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-11
CHAPTER 6 DRAM CONTROLLER 6-1
6.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-1
6.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-2
6.3 System Design. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-2
6.4 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-3
6.5 Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-3
6.5.1 Usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-3
6.5.2 DRAM Supported . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-3
6.5.3 DRAM Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-4
6.5.4 Option to Overlap DRAM with PCS . . . . . . . . . . . . . . . . . . . . . .6-5
6.5.5 DRAM Refresh . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-5
6.5.5.1 DRAM Refresh Cycle. . . . . . . . . . . . . . . . . . . . . . . . .6-5
6.5.5.2 DRAM Refresh Intervals . . . . . . . . . . . . . . . . . . . . . .6-6
6.5.6 Hardware-Related Considerations . . . . . . . . . . . . . . . . . . . . . . .6-6
6.5.7 Software-Related Considerations . . . . . . . . . . . . . . . . . . . . . . .6-6
6.5.8 Comparison to Other Devices. . . . . . . . . . . . . . . . . . . . . . . . . . .6-7
6.6 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-7
CHAPTER 7 INTERRUPTS 7-1
7.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-1
7.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-2
7.3 System Design. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-3
7.4 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-4

Table of Contents
viii Am186™CC/CH/CU Microcontrollers User’s Manual
7.5 Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-6
7.5.1 Usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-6
7.5.1.1 Types of Interrupt Channels. . . . . . . . . . . . . . . . . . . .7-6
7.5.1.2 Using Maskable Interrupts . . . . . . . . . . . . . . . . . . . . .7-7
7.5.1.3 Using Nonmaskable Interrupts. . . . . . . . . . . . . . . . . .7-8
7.5.2 Definitions of Interrupt Terms . . . . . . . . . . . . . . . . . . . . . . . . . . .7-8
7.5.3 Interrupt Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-9
7.5.3.1 Requesting the Interrupt . . . . . . . . . . . . . . . . . . . . . .7-9
7.5.3.2 Servicing the Interrupt . . . . . . . . . . . . . . . . . . . . . . .7-10
7.5.3.3 Acknowledging the Interrupt . . . . . . . . . . . . . . . . . .7-10
7.5.3.4 End-of-Interrupt (EOI) . . . . . . . . . . . . . . . . . . . . . . .7-10
7.5.3.5 Returning from the Interrupt. . . . . . . . . . . . . . . . . . .7-10
7.5.4 Interrupt Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-11
7.5.4.1 Nonmaskable Interrupt and Software
Interrupt Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-11
7.5.4.2 Maskable Hardware Interrupt Priority. . . . . . . . . . . . 7-11
7.5.5 Maskable Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-13
7.5.5.1 Maskable Interrupt Cycle . . . . . . . . . . . . . . . . . . . . .7-13
7.5.5.2 Interrupts In Polled Mode. . . . . . . . . . . . . . . . . . . . .7-14
7.5.5.3 Considerations for NMI, Software Interrupts,
and Traps. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-14
7.5.5.4 Maskable Interrupt Overview . . . . . . . . . . . . . . . . . .7-14
7.5.5.5 Maskable Interrupt Block Diagram. . . . . . . . . . . . . .7-15
7.5.5.6 PIOs as Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . .7-18
7.5.5.7 Registers Used . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-18
7.5.6 Nonmaskable Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-18
7.5.6.1 Software Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . .7-19
7.5.6.2 Divide Error Exception (Interrupt Type 00h). . . . . . .7-19
7.5.6.3 Trace Interrupt (Interrupt Type 01h). . . . . . . . . . . . .7-19
7.5.6.4 Nonmaskable Interrupt (Interrupt Type 02h) . . . . . .7-19
7.5.6.5 Breakpoint Interrupt (Interrupt Type 03h). . . . . . . . .7-19
7.5.6.6 INT0 Detected Overflow Exception
(Interrupt Type 04h) . . . . . . . . . . . . . . . . . . . . . . . . .7-19
7.5.6.7 Array Bounds Exception (Interrupt Type 05h) . . . . .7-20
7.5.6.8 Unused Opcode Exception (Interrupt Type 06h) . . .7-20
7.5.6.9 ESC Opcode Exception (Interrupt Type 07h). . . . . .7-20
7.5.7 Software-Related Considerations . . . . . . . . . . . . . . . . . . . . . .7-20
7.5.8 Comparison to Other Devices . . . . . . . . . . . . . . . . . . . . . . . . .7-20
7.6 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-20
CHAPTER 8 DMA CONTROLLER 8-1
8.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-1
8.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-3
8.3 System Design. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-4
8.4 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-4
8.5 Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-7
8.5.1 When to Use DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-9
8.5.2 DMA Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-9
8.5.3 DMA Request Synchronization . . . . . . . . . . . . . . . . . . . . . . . .8-10
8.5.4 DMA Acknowledge . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-10
8.5.5 DMA and Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-10
8.5.6 General-Purpose DMA Channels . . . . . . . . . . . . . . . . . . . . . . 8-11
8.5.6.1 General-Purpose DMA Usage . . . . . . . . . . . . . . . . .8-12
8.5.6.2 General-Purpose DMA Cycle. . . . . . . . . . . . . . . . . .8-12
8.5.6.3 General-Purpose DMA Transfer Suspension. . . . . .8-13
8.5.6.4 General-Purpose DMA Source and Destination
Addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-13

Table of Contents
Am186™CC/CH/CU Microcontrollers User’s Manual ix
8.5.6.5 General-Purpose DMA Terminal Count . . . . . . . . . .8-14
8.5.6.6 General-Purpose DMA Channel Operations . . . . . .8-14
8.5.7 SmartDMA Channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-26
8.5.7.1 SmartDMA Channels Introduction . . . . . . . . . . . . . .8-26
8.5.7.2 SmartDMA Channel Request Source and
Synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-27
8.5.7.3 SmartDMA Channel Memory Overview. . . . . . . . . .8-28
8.5.7.4 SmartDMA Channel Usage . . . . . . . . . . . . . . . . . . .8-31
8.5.7.5 SmartDMA Channel Cycle. . . . . . . . . . . . . . . . . . . .8-35
8.5.7.6 SmartDMA Channel Descriptor Format . . . . . . . . . .8-38
8.5.7.7 SmartDMA Channel Descriptor Polling . . . . . . . . . .8-41
8.5.7.8 SmartDMA Channel Interrupts. . . . . . . . . . . . . . . . .8-42
8.5.7.9 SmartDMA Channel Use Without CPU Intervention 8-42
8.5.8 DMA and USB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-43
8.5.9 Software-Related Considerations . . . . . . . . . . . . . . . . . . . . . .8-43
8.5.10 Comparison to Other Devices . . . . . . . . . . . . . . . . . . . . . . . . .8-43
8.6 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-44
CHAPTER 9 PROGRAMMABLE I/O SIGNALS 9-1
9.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-1
9.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-1
9.3 System Design. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-2
9.4 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-5
9.5 Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-5
9.5.1 Usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-5
9.5.2 Defining the PIO Signal as Input or Output . . . . . . . . . . . . . . . .9-5
9.5.3 Driving Data on the PIO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-6
9.5.4 Using PIOs as Open-Drain Outputs . . . . . . . . . . . . . . . . . . . . . .9-6
9.5.5 Setting and Clearing Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-6
9.5.6 Hardware-Related Considerations . . . . . . . . . . . . . . . . . . . . . . .9-7
9.5.7 Software-Related Considerations . . . . . . . . . . . . . . . . . . . . . . .9-7
9.5.8 Comparison to Other Devices . . . . . . . . . . . . . . . . . . . . . . . . . .9-7
9.6 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-7
CHAPTER 10 PROGRAMMABLE TIMERS 10-1
10.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-1
10.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-1
10.3 System Design. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-2
10.4 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-2
10.5 Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-3
10.5.1 Usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-3
10.5.2 Timer 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-3
10.5.3 Timer 0 and Timer 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-3
10.5.4 Requesting Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-5
10.5.5 Software Polling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-6
10.5.6 Generating Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-6
10.5.7 Pulse Width Demodulation . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-6
10.5.7.1 Handling Short Signal Durations . . . . . . . . . . . . . . .10-7
10.5.7.2 Handling Long Signal Durations . . . . . . . . . . . . . . .10-7
10.5.8 Software-Related Considerations. . . . . . . . . . . . . . . . . . . . . . .10-8
10.5.9 Comparison to Other Devices . . . . . . . . . . . . . . . . . . . . . . . . .10-8
10.6 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-8
CHAPTER 11 WATCHDOG TIMER 11-1
11.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-1
11.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-1
11.3 System Design. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-2
11.4 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-3

Table of Contents
xAm186™CC/CH/CU Microcontrollers User’s Manual
11.5 Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-3
11.5.1 Usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-3
11.5.2 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-4
11.5.3 Hardware-Related Considerations . . . . . . . . . . . . . . . . . . . . . . 11-4
11.5.4 Software-Related Considerations . . . . . . . . . . . . . . . . . . . . . . 11-5
11.5.5 Comparison to Other Devices . . . . . . . . . . . . . . . . . . . . . . . . . 11-5
11.6 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-5
CHAPTER 12 SERIAL COMMUNICATIONS OVERVIEW 12-1
12.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12-1
12.2 System Design. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12-2
12.2.1 Multiplexed Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12-2
12.2.2 Sample Applications for the Am186CC Communications
Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12-3
12.3 Serial Communications Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . .12-6
12.3.1 Asynchronous and Synchronous Communications . . . . . . . . .12-6
12.3.2 Hardware Flow Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12-6
12.3.3 FIFOs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12-7
12.3.4 Polled, Interrupt, and DMA Modes . . . . . . . . . . . . . . . . . . . . . .12-7
12.3.5 Simplex, Half-Duplex, and Full-Duplex Systems . . . . . . . . . . .12-8
CHAPTER 13 ASYNCHRONOUS SERIAL PORTS (UARTS) 13-1
13.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13-1
13.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13-2
13.3 System Design. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13-3
13.4 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13-3
13.5 Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13-4
13.5.1 Usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13-4
13.5.1.1 Transmit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13-5
13.5.1.2 Receive . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13-6
13.5.1.3 Autobaud Mode (High-Speed UART Only) . . . . . . .13-7
13.5.2 Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13-8
13.5.2.1 Data Overflow . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13-8
13.5.2.2 Address Bits. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13-9
13.5.2.3 Receive Status and Data . . . . . . . . . . . . . . . . . . . .13-10
13.5.2.4 Extended Reads and Writes . . . . . . . . . . . . . . . . .13-10
13.5.3 FIFOs (High-Speed UART Only) . . . . . . . . . . . . . . . . . . . . . . 13-11
13.5.3.1 Transmit FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-11
13.5.3.2 Receive FIFO. . . . . . . . . . . . . . . . . . . . . . . . . . . . .13-12
13.5.3.3 Using the FIFOs in Polled, Interrupt, or
DMA Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13-12
13.5.4 CTS/RTR Hardware Flow Control . . . . . . . . . . . . . . . . . . . . .13-13
13.5.5 Clock Sources and Baud Rate . . . . . . . . . . . . . . . . . . . . . . . .13-14
13.5.5.1 Programming the Baud Rate . . . . . . . . . . . . . . . . .13-15
13.5.5.2 Receiver Bit Sampling . . . . . . . . . . . . . . . . . . . . . .13-16
13.5.5.3 Detecting the Baud Rate Automatically
(High-Speed UART Only). . . . . . . . . . . . . . . . . . . .13-16
13.5.6 Interrupt Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13-19
13.5.7 Break Detection and Generation. . . . . . . . . . . . . . . . . . . . . . .13-20
13.5.8 Receive Special-Character Matching
(High-Speed UART Only) . . . . . . . . . . . . . . . . . . . . . . . . . . . .13-21
13.5.9 Interface to General-Purpose DMA Channels . . . . . . . . . . . .13-21
13.5.10 Hardware-Related Considerations . . . . . . . . . . . . . . . . . . . . .13-22
13.5.11 Software-Related Considerations . . . . . . . . . . . . . . . . . . . . .13-22
13.5.12 Comparison to Other Devices. . . . . . . . . . . . . . . . . . . . . . . . .13-23
13.6 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13-23