Motorola DSP56156 User manual

MOTOROLA TABLE OF CONTENTS i
TABLE OF CONTENTS
Paragraph Page
Number Title Number
SECTION 1
DSP56156 OVERVIEW
1.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-3
1.2 DSP56100 CORE BLOCK DIAGRAM DESCRIPTION . . . . . . . . . . . . . 1-5
1.2.1 Data Buses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-7
1.2.2 Address Buses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-7
1.2.3 Data ALU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-8
1.2.4 Address Generation Unit (AGU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-9
1.2.5 Program Control Unit (PCU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-10
1.2.5.1 Interrupt Priority Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-12
1.2.5.2 Interrupt Priority Levels (IPL) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-12
1.2.5.3 Exception Priorities within an IPL . . . . . . . . . . . . . . . . . . . . . . . . 1-12
1.3 MEMORY ORGANIZATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-12
1.4 EXTERNAL BUS, I/O, AND ON-CHIP PERIPHERALS . . . . . . . . . . . . . 1-12
1.4.1 Memory Expansion Port (Port A) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-16
1.4.2 General Purpose I/O (Port B, Port C) . . . . . . . . . . . . . . . . . . . . . . . . 1-16
1.4.3 SSI0 and SSI1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-16
1.4.4 Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-17
1.4.5 Host Interface (HI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-17
1.5 OnCE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-18
1.6 PROGRAMMING MODEL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-18
1.6.1 Data ALU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-18
1.6.1.1 Data ALU Input Registers (X1, X0, Y1, Y0) . . . . . . . . . . . . . . . . 1-18
1.6.1.2 Data ALU Accumulator Registers (A2, A1, A0, B2, B1, B0) . . . . 1-19
1.6.2 Address Generation Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-19
1.6.2.1 Address Register File (R0-R3) . . . . . . . . . . . . . . . . . . . . . . . . . . 1-19
1.6.2.2 Offset Register File (N0-N3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-19
1.6.2.3 Modifier Register File (M0-M3) . . . . . . . . . . . . . . . . . . . . . . . . . . 1-21
1.6.3 Program Control Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-21
1.6.3.1 Program Counter (PC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-21

ii TABLE OF CONTENTS MOTOROLA
Table of Contents (Continued)
Paragraph Page
Number Title Number
1.6.3.2 Status Register (SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-21
1.6.3.3 Loop Counter (LC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-22
1.6.3.4 Loop Address Register (LA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-23
1.6.3.5 System Stack (SS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-23
1.6.3.6 Stack Pointer (SP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-23
1.6.3.7 Operating Mode Register (OMR) . . . . . . . . . . . . . . . . . . . . . . . . 1-24
1.7 INSTRUCTION SET SUMMARY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-26
1.7.1 Instruction Groups . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-26
1.7.1.1 Arithmetic Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-27
1.7.1.2 Logical Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-28
1.7.1.3 Bit Field Manipulation Instructions . . . . . . . . . . . . . . . . . . . . . . . 1-29
1.7.1.4 Loop Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-29
1.7.1.5 Move Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-29
1.7.1.6 Program Control Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-30
1.7.2 Instruction Formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-30
1.7.3 Addressing Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-31
1.7.4 Address Arithmetic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-33
1.7.4.1 Linear Modifier . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-33
1.7.4.2 Reverse Carry Modifier . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-33
1.7.4.3 Modulo Modifier . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-34
SECTION 2
DSP56156 PIN DESCRIPTIONS
2.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3
2.2 ADDRESS AND DATA BUS (32 PINS) . . . . . . . . . . . . . . . . . . . . . . . . . 2-3
2.3 BUS CONTROL (9 PINS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3
2.4 INTERRUPT AND MODE CONTROL (3 PINS) . . . . . . . . . . . . . . . . . . 2-9
2.5 POWER, GROUND, AND CLOCK (28 PINS) . . . . . . . . . . . . . . . . . . . . 2-10
2.6 HOST INTERFACE (15 PINS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-11
2.7 16-BIT TIMER (2 PINS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-12
2.8 SYNCHRONOUS SERIAL INTERFACES (SSI0 AND SSI1) (10 PINS) 2-12
2.9 ON-CHIP EMULATION (4 PINS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-13
2.10 ON-CHIP CODEC (7 PINS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-14

MOTOROLA TABLE OF CONTENTS iii
Table of Contents (Continued)
Paragraph Page
Number Title Number
SECTION 3
OPERATING MODES
AND MEMORY SPACES
3.1 RAM MEMORY DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-3
3.1.1 DSP56156 RAM Part Memory Introduction . . . . . . . . . . . . . . . . . . . 3-3
3.1.1.1 X Data Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-4
3.1.1.2 Program Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-4
3.1.1.3 Bootstrap Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-4
3.1.1.4 Chip Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-5
3.1.1.4.1 Bootstrap Mode (Mode 0) . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-5
3.1.1.4.2 Bootstrap Mode (Mode 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6
3.1.1.4.3 Normal Expanded Mode (Mode 2) . . . . . . . . . . . . . . . . . . . . 3-6
3.1.1.4.4 Development Mode (Mode 3) . . . . . . . . . . . . . . . . . . . . . . . . 3-6
3.1.2 Bootstrap Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6
3.1.2.1 Bootstrap ROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6
3.1.2.2 Bootstrap Control Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-7
3.1.2.3 Bootstrap Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-7
3.2 ROM MEMORY DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
3.2.1 DSP56156 ROM Part Memory Introduction . . . . . . . . . . . . . . . . . . . 3-9
3.2.1.1 X Data Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
3.2.1.2 Program Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
3.2.1.3 Chip Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
3.2.1.3.1 Single-chip Mode (Mode 0) . . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
3.2.1.3.2 Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-11
3.2.1.3.3 Normal Expanded Mode (Mode 2) . . . . . . . . . . . . . . . . . . . . 3-11
3.2.1.3.4 Development Mode (Mode 3) . . . . . . . . . . . . . . . . . . . . . . . . 3-11

iv TABLE OF CONTENTS MOTOROLA
Table of Contents (Continued)
Paragraph Page
Number Title Number
SECTION 4
I/O INTERFACE
4.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-3
4.2 I/O PORT SET-UP AND PROGRAMMING . . . . . . . . . . . . . . . . . . . . . . 4-3
4.2.1 Port Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-4
4.2.1.1 Bus Control Register (BCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-4
4.2.1.2 Port B and Port C registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-6
SECTION 5
HOST INTERFACE
5.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-3
5.2 HOST INTERFACE PROGRAMMING MODEL . . . . . . . . . . . . . . . . . . . 5-5
5.3 HOST TRANSMIT DATA REGISTER (HTX) . . . . . . . . . . . . . . . . . . . . . 5-5
5.4 RECEIVE BYTE REGISTERS (RXH, RXL) . . . . . . . . . . . . . . . . . . . . . . 5-5
5.5 TRANSMIT BYTE REGISTERS (TXH, TXL) . . . . . . . . . . . . . . . . . . . . . 5-5
5.6 HOST RECEIVE DATA REGISTER (HRX) . . . . . . . . . . . . . . . . . . . . . . 5-6
5.7 COMMAND VECTOR REGISTER (CVR) . . . . . . . . . . . . . . . . . . . . . . . 5-7
5.7.1 CVR Host Vector (HV) Bits 0 through 4 . . . . . . . . . . . . . . . . . . . . . . 5-7
5.7.2 CVR Reserved bits – Bits 5 and 6 . . . . . . . . . . . . . . . . . . . . . . . . . . 5-7
5.7.3 CVR Host Command Bit (HC) Bit 7 . . . . . . . . . . . . . . . . . . . . . . . . . 5-9
5.8 HOST CONTROL REGISTER (HCR) . . . . . . . . . . . . . . . . . . . . . . . . . . 5-9
5.8.1 HCR Host Receive Interrupt Enable (HRIE) Bit 0 . . . . . . . . . . . . . . 5-10
5.8.2 HCR Host Transmit Interrupt Enable (HTIE) Bit 1 . . . . . . . . . . . . . . 5-10
5.8.3 HCR Host Command Interrupt Enable (HCIE) Bit 2 . . . . . . . . . . . . . 5-10
5.8.4 HCR Host Flag 2 (HF2) Bit 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-10
5.8.5 HCR Host Flag 3 (HF3) Bit 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-10
5.8.6 HCR Reserved Control – Bits 5, 6 and 7 . . . . . . . . . . . . . . . . . . . . . 5-11
5.9 HOST STATUS REGISTER (HSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-11
5.9.1 HSR Host Receive Data Full (HRDF) Bit 0 . . . . . . . . . . . . . . . . . . . 5-11
5.9.2 HSR Host Transmit Data Empty (HTDE) Bit 1 . . . . . . . . . . . . . . . . . 5-11
5.9.3 HSR Host Command Pending (HCP) Bit 2 . . . . . . . . . . . . . . . . . . . 5-11
5.9.4 HSR Host Flag 0 (HF0) Bit 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-12
5.9.5 HSR Host Flag 1 (HF1) Bit 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-12

MOTOROLA TABLE OF CONTENTS v
Table of Contents (Continued)
Paragraph Page
Number Title Number
5.9.6 HSR Reserved Status – Bits 5 and 6 . . . . . . . . . . . . . . . . . . . . . . . . 5-12
5.9.7 HSR DMA Status (DMA) Bit 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-12
5.10 INTERRUPT CONTROL REGISTER (ICR) . . . . . . . . . . . . . . . . . . . . . . 5-12
5.10.1 ICR Receive Request Enable (RREQ) Bit 0 . . . . . . . . . . . . . . . . . . . 5-12
5.10.2 ICR Transmit Request Enable (TREQ) Bit 1 . . . . . . . . . . . . . . . . . . 5-13
5.10.3 ICR Reserved bit – Bit 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-13
5.10.4 ICR Host Flag 0 (HF0) Bit 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-13
5.10.5 ICR Host Flag 1 (HF1) Bit 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-14
5.10.6 ICR Host Mode Control (HM1, HM0) Bits 5 and 6 . . . . . . . . . . . . . . 5-14
5.10.7 ICR Initialize Bit (INIT) Bit 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-15
5.11 INTERRUPT STATUS REGISTER (ISR) . . . . . . . . . . . . . . . . . . . . . . . 5-16
5.11.1 ISR Receive Data Register Full (RXDF) Bit 0 . . . . . . . . . . . . . . . . . 5-16
5.11.2 ISR Transmit Data Register Empty (TXDE) Bit 1 . . . . . . . . . . . . . . . 5-16
5.11.3 ISR Transmitter Ready (TRDY) Bit 2 . . . . . . . . . . . . . . . . . . . . . . . . 5-16
5.11.4 ISR Host Flag 2 (HF2) Bit 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-17
5.11.5 ISR Host Flag 3 (HF3) Bit 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-17
5.11.6 ISR (Reserved Status) Bit 5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-17
5.11.7 ISR DMA Status (DMA) Bit 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-17
5.11.8 ISR Host Request (HREQ) Bit 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-17
5.12 INTERRUPT VECTOR REGISTER (IVR) . . . . . . . . . . . . . . . . . . . . . . . 5-17
5.13 IVR HOST INTERFACE INTERRUPTS . . . . . . . . . . . . . . . . . . . . . . . . 5-18
5.14 DMA MODE OPERATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-18
5.14.1 Host to DSP – Host Interface Action . . . . . . . . . . . . . . . . . . . . . . . . 5-19
5.14.2 Host To DSP – Host Processor Procedure . . . . . . . . . . . . . . . . . . . 5-19
5.14.3 DSP to Host Interface Action . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-20
5.14.4 DSP To Host – Host Processor Procedure . . . . . . . . . . . . . . . . . . . 5-21
5.15 HOST PORT USAGE – GENERAL CONSIDERATIONS . . . . . . . . . . . 5-21
5.15.1 Host Programmer Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . 5-21
5.15.2 DSP programmer considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-23
SECTION 6

vi TABLE OF CONTENTS MOTOROLA
Table of Contents (Continued)
Paragraph Page
Number Title Number
DSP56156 ON-CHIP
SIGMA/DELTA CODEC
6.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-3
6.2 GENERAL DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-3
6.3 ANALOG I/O DEFINITION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-4
6.4 INTERFACE WITH THE DSP56156 CORE PROCESSOR . . . . . . . . . 6-5
6.4.1 Interface Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-5
6.4.2 On-chip Codec Programming Model . . . . . . . . . . . . . . . . . . . . . . . . 6-6
6.4.3 Codec Receive Register (CRX) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-6
6.4.4 Codec Transmit Register (CTX) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-6
6.4.5 Codec Control Register (COCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-7
6.4.5.1 COCR Audio Level Control Bits (VC3-VC0) Bits 0-3 . . . . . . . . . 6-7
6.4.5.2 COCR Codec Ratio Select Bits (CRS1-0) Bits 8,9 . . . . . . . . . . . 6-8
6.4.5.3 COCR Mute Bit (MUT) Bit 10 . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-8
6.4.5.4 COCR Microphone Gain Select Bits (MGS1-0) Bits 11,12 . . . . . 6-8
6.4.5.5 COCR Input Select Bit (INS) Bit 13 . . . . . . . . . . . . . . . . . . . . . . . 6-9
6.4.5.6 COCR Codec Enable Bit (COE) Bit 14 . . . . . . . . . . . . . . . . . . . . 6-9
6.4.5.7 COCR Codec Interrupt Enable Bit (COIE) Bit 15 . . . . . . . . . . . . 6-9
6.4.5.8 COCR Reserved Bits (Bits 4-7) . . . . . . . . . . . . . . . . . . . . . . . . . 6-9
6.4.6 Codec Status Register (COSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-9
6.4.6.1 COSR Codec Transmit Under Run Error FLag Bit (CTUE) Bit 0 6-9
6.4.6.2 COSR Codec Receive Overrun Error Flag Bit (CROE) Bit 1 . . . 6-10
6.4.6.3 COSR Codec Transmit Data Empty Bit (CTDE) Bit 2 . . . . . . . . . 6-10
6.4.6.4 COSR Codec Receive Data Full Bit (CRDF) Bit 3 . . . . . . . . . . . 6-10
6.4.6.5 COSR Reserved Bits (Bits 4-15) . . . . . . . . . . . . . . . . . . . . . . . . . 6-10
6.5 ON-CHIP CODEC FREQUENCY RESPONSE AND GAIN ANALYSIS 6-12
6.5.1 A/D Section Frequency Response and DC Gain . . . . . . . . . . . . . . . 6-12
6.5.2 D/A Section Frequency Response and DC Gain . . . . . . . . . . . . . . . 6-17
6.5.2.1 D/A Second Order Digital Comb Filter . . . . . . . . . . . . . . . . . . . . 6-19
6.5.2.2 D/A Analog Comb Decimating Filter . . . . . . . . . . . . . . . . . . . . . . 6-21
6.5.2.3 D/A Analog Low Pass Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-24
6.5.2.4 D/A Section Overall Frequency Response . . . . . . . . . . . . . . . . . 6-26
6.6 APPLICATION EXAMPLES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-30
6.6.1 Example 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-30
6.6.1.1 A/D Decimation DSP Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-32

MOTOROLA TABLE OF CONTENTS vii
Table of Contents (Continued)
Paragraph Page
Number Title Number
6.6.1.2 D/A Interpolation Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-35
6.6.2 Example 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-38
6.6.2.1 A/D Decimation DSP Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-40
6.6.2.2 D/A Interpolation Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-43
6.6.3 Example 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-46
6.6.3.1 A/D Decimation DSP Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-48
6.6.3.2 D/A Interpolation Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-51
6.6.4 Example 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-54
6.6.4.1 A/D Decimation DSP Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-56
6.6.4.2 D/A Interpolation Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-59
6.6.5 Example 5 — Real-Time I/O Example with On-Chip Codec and PLL 6-62
6.7 DSP PROGRAM FLOWCHART . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-65
SECTION 7
16-BIT TIMER AND EVENT COUNTER
7.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-3
7.2 TIMER ARCHITECTURE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-3
7.3 TIMER COUNT REGISTER (TCTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-3
7.4 TIMER PRELOAD REGISTER (TPR) . . . . . . . . . . . . . . . . . . . . . . . . . . 7-4
7.5 TIMER COMPARE REGISTER (TCPR) . . . . . . . . . . . . . . . . . . . . . . . . 7-5
7.6 TIMER CONTROL REGISTER (TCR) . . . . . . . . . . . . . . . . . . . . . . . . . . 7-6
7.6.1 TCR Decrement Ratio (DC7-DC0) Bit 0-7 . . . . . . . . . . . . . . . . . . . . 7-6
7.6.2 TCR Event Select (ES) Bit 8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-6
7.6.3 TCR Overflow Interrupt Enable (OIE) Bit 9 . . . . . . . . . . . . . . . . . . . 7-6
7.6.4 TCR Compare Interrupt Enable (CIE) Bit 10 . . . . . . . . . . . . . . . . . . 7-7
7.6.5 TCR Timer Output Enable (TO2-TO0) Bit 11-13 . . . . . . . . . . . . . . . 7-7
7.6.6 TCR Inverter Bit (INV) Bit 14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-7
7.6.7 TCR Timer Enable (TE) Bit 15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-8
7.7 TIMER RESOLUTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-8
7.8 FUNCTIONAL DESCRIPTION OF THE TIMER . . . . . . . . . . . . . . . . . . 7-8
SECTION 8

viii TABLE OF CONTENTS MOTOROLA
Table of Contents (Continued)
Paragraph Page
Number Title Number
SYNCHRONOUS SERIAL INTERFACE (SSI0 and SSI1)
8.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-3
8.2 SSI OPERATING MODES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-3
8.3 SSI CLOCK AND FRAME SYNC GENERATION . . . . . . . . . . . . . . . . . 8-4
8.4 SSIx DATA AND CONTROL PINS . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-4
8.4.1 Serial Transmit Data Pin - STDx . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-7
8.4.2 Serial Receive Data Pin - SRDx . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-7
8.4.3 Serial Clock - SCK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-7
8.4.4 Serial Control - SC1x . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-7
8.4.5 Serial Control - SC0x . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-8
8.5 SSI RESET AND INITIALIZATION PROCEDURE . . . . . . . . . . . . . . . . 8-8
8.6 SSIx INTERFACE PROGRAMMING MODEL . . . . . . . . . . . . . . . . . . . . 8-9
8.7 SSI TRANSMIT SHIFT REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-10
8.8 SSI TRANSMIT DATA REGISTER (TX) . . . . . . . . . . . . . . . . . . . . . . . . 8-12
8.9 SSI RECEIVE SHIFT REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-12
8.10 SSI RECEIVE DATA REGISTER (RX) . . . . . . . . . . . . . . . . . . . . . . . . . 8-12
8.11 SSI CONTROL REGISTER A (CRA) . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-12
8.11.1 CRA Prescale Modulus Select (PM0…PM7) Bits 0-7 . . . . . . . . . . . 8-13
8.11.2 CRA Frame Rate Divider Control (DC0…DC4) Bits 8-12 . . . . . . . . 8-13
8.11.3 CRA Word Length Control (WL0,WL1) Bits 13, 14 . . . . . . . . . . . . . 8-14
8.11.4 CRA Prescaler Range (PSR) Bit 15 . . . . . . . . . . . . . . . . . . . . . . . . . 8-15
8.12 SSI CONTROL REGISTER B (CRB) . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-15
8.12.1 CRB Serial Output Flag 0 and 1 (OF0, OF1) Bit 0, 1 . . . . . . . . . . . . 8-16
8.12.2 Transmit and Receive Frame Sync Directions - (FSD0, FSD1) Bit 2,4 8-16
8.12.3 CRB A/Mu Law Selection Bit (A/MU) Bit 3 . . . . . . . . . . . . . . . . . . . . 8-17
8.12.4 Transmit and Receive Frame Sync Directions - (FSD1) Bit 4 . . . . . 8-17
8.12.5 CRB Clock Source Direction (SCKD) Bit 5 . . . . . . . . . . . . . . . . . . . . 8-17
8.12.6 CRB Clock Polarity Bit (SCKP) Bit 6 . . . . . . . . . . . . . . . . . . . . . . . . 8-17
8.12.7 CRB MSB Position Bit (SHFD) Bit 7 . . . . . . . . . . . . . . . . . . . . . . . . . 8-17
8.12.8 CRB Frame Sync Length (FSL) Bit 8 . . . . . . . . . . . . . . . . . . . . . . . . 8-17
8.12.9 CRB Frame Sync Invert (FSI) Bit 9 . . . . . . . . . . . . . . . . . . . . . . . . . 8-17
8.12.10 CRB Sync/Async (SYN) Bit 10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-18
8.12.11 CRB SSI Mode Select (MOD) Bit 11 . . . . . . . . . . . . . . . . . . . . . . . . 8-18

MOTOROLA TABLE OF CONTENTS ix
Table of Contents (Continued)
Paragraph Page
Number Title Number
8.12.12 CRB SSI Transmit Enable (TE) Bit 12 . . . . . . . . . . . . . . . . . . . . . . . 8-18
8.12.13 CRB SSI Receive Enable (RE) Bit 13 . . . . . . . . . . . . . . . . . . . . . . . 8-18
8.12.14 CRB SSI Transmit Interrupt Enable (TIE) Bit 14 . . . . . . . . . . . . . . . 8-19
8.12.15 CRB SSI Receive Interrupt Enable (RIE) Bit 15 . . . . . . . . . . . . . . . . 8-19
8.13 SSI STATUS REGISTER (SSISR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-19
8.13.1 SSISR Serial Input Flag 1 and 0 (IF0, IF1) Bit 0, 1 . . . . . . . . . . . . . 8-20
8.13.2 SSISR Transmit Frame Sync (TFS) Bit 2 . . . . . . . . . . . . . . . . . . . . . 8-20
8.13.3 SSISR Receive Frame Sync (RFS) Bit 3 . . . . . . . . . . . . . . . . . . . . . 8-20
8.13.4 SSISR Transmitter Underrun Error (TUE) Bit 4 . . . . . . . . . . . . . . . . 8-21
8.13.5 SSISR Receiver Overrun Error (ROE) Bit 5 . . . . . . . . . . . . . . . . . . . 8-21
8.13.6 SSISR Transmit Data Register Empty (TDE) Bit 6 . . . . . . . . . . . . . . 8-21
8.13.7 SSISR Receive Data Register Full (RDF) Bit 7 . . . . . . . . . . . . . . . . 8-22
8.14 TIME SLOT REGISTER - TSR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-22
8.15 TRANSMIT SLOT MASK REGISTERS - TSMAx AND TSMBx . . . . . . . 8-22
8.16 TRANSMIT SLOT MASK SHIFT REGISTER - TSMS . . . . . . . . . . . . . . 8-23
8.17 RECEIVE SLOT MASK REGISTERS - RSMAx AND RSMBx . . . . . . . 8-23
8.18 RECEIVE SLOT MASK SHIFT REGISTER - RSMS . . . . . . . . . . . . . . . 8-24
8.19 SSI OPERATING MODES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-24
8.19.1 Normal Operating Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-25
8.19.1.1 Normal Mode Transmit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-25
8.19.1.2 Normal Mode Receive . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-25
8.19.2 Network Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-25
8.19.2.1 Network Mode Transmit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-26
8.19.2.2 Network Mode Receive . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-27
8.19.2.3 On-Demand Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-27
SECTION 9
ON-CHIP FREQUENCY SYNTHESIZER
9.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-3
9.1.1 PLL Components . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-3
9.1.1.1 Phase Comparator and Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-3
9.1.1.2 Voltage Controlled Oscillator (VCO) . . . . . . . . . . . . . . . . . . . . . . 9-4
9.1.1.3 Dividers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-4
9.2 ON-CHIP CLOCK SYNTHESIS EXAMPLES . . . . . . . . . . . . . . . . . . . . 9-5
9.2.1 Example One . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-5

x TABLE OF CONTENTS MOTOROLA
Table of Contents (Continued)
Paragraph Page
Number Title Number
9.2.2 Example Two . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-6
9.2.3 Example Three . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-7
9.3 ON-CHIP CLOCK SYNTHESIS CONTROL REGISTER PLCR . . . . . . 9-7
9.3.1 PLCR Input Divider Bits (ED3-ED0) Bits 0-3 . . . . . . . . . . . . . . . . . . 9-7
9.3.2 PLCR Feedback Divider Bits (YD3-YD0) Bits 4-7 . . . . . . . . . . . . . . 9-7
9.3.3 PLCR Clockout Select Bits (CS1-CS0) Bits 10-11 . . . . . . . . . . . . . . 9-7
9.3.4 GSM Bit (GSM) Bit 12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-8
9.3.5 PLCR PLL Power Down Bit (PLLD) Bit 13 . . . . . . . . . . . . . . . . . . . . 9-8
9.3.6 PLCR PLL Enable Bit (PLLE) Bit 14 . . . . . . . . . . . . . . . . . . . . . . . . . 9-8
9.3.7 PLCR Voltage Controlled Oscillator Lock Bit (LOCK) Bit 15 . . . . . . 9-9
9.3.8 PLCR Reserved Bits (Bits 8-9,12) . . . . . . . . . . . . . . . . . . . . . . . . . . 9-9
APPENDIX A
BOOTSTRAP MODE
OPERATING MODE 0 OR 1
A.1 INTRODUCTION. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13
A.2 BOOTSTRAP ROM. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13
A.2.1 Bootstrap Control Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13
A.2.2 Bootstrap Firmware Program. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14
APPENDIX B
DSP56156 APPLICATION EXAMPLES
APPENDIX C
PROGRAMMING SHEETS
C.1 PERIPHERAL ADDRESSES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .27
C.2 INSTRUCTIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29