Texas Instruments OMAP5910 Product manual

OMAP5910
Dual-Core Processor
Technical Reference Manual
Literature Number: SPRU602B
January 2003

IMPORTANT NOTICE
Texas Instruments Incorporated and its subsidiaries (TI) reserve the right to make corrections,
modifications, enhancements, improvements, and other changes to its products and services at
any time and to discontinue any product or service without notice. Customers should obtain the
latestrelevantinformationbeforeplacingordersandshouldverifythatsuchinformationiscurrent
and complete. All products are sold subject to TI’s terms and conditions of sale supplied at the
time of order acknowledgment.
TI warrants performance of its hardware products to the specifications applicable at the time of
sale in accordance with TI’s standard warranty. Testing and other quality control techniques are
used to the extent TI deems necessary to support this warranty. Except where mandated by
governmentrequirements,testingofallparametersofeachproductisnotnecessarilyperformed.
TI assumes no liability for applications assistance or customer product design. Customers are
responsible for their products and applications using TI components. To minimize the risks
associatedwithcustomerproductsandapplications,customersshouldprovideadequatedesign
and operating safeguards.
TIdoes not warrant or representthat any license, either expressor implied, is granted under any
TI patent right, copyright, mask work right, or other TI intellectual property right relating to any
combination, machine, or process in which TI products or services are used. Information
published by TI regarding third party products or services does not constitute a license from TI
to use such products or services or a warranty or endorsement thereof. Use of such information
mayrequirealicensefromathirdpartyunderthepatentsorotherintellectualpropertyofthatthird
party, or a license from TI under the patents or other intellectual property of TI.
Reproduction of information in TI data books or data sheets is permissible only if reproduction
iswithoutalterationandisaccompaniedbyallassociatedwarranties,conditions,limitations,and
notices. Reproduction of this information with alteration is an unfair and deceptive business
practice. TI is not responsible or liable for such altered documentation.
ResaleofTIproductsorserviceswithstatementsdifferentfromorbeyondtheparameters stated
by TI for that product or service voids all express and any implied warranties for the associated
TI product or service and is an unfair and deceptive business practice. TI is not responsible or
liable for any such statements.
Mailing Address:
Texas Instruments
Post Office Box 655303
Dallas, Texas 75265
Copyright 2003, Texas Instruments Incorporated

iiiContents
Preface
Read This First
About This Manual
ThismanualdescribestheTexasInstrumentsOMAP5910multimediaproces-
sor, hereafter called the OMAP5910 device. The OMAP5910 device supports
the development and testing of wireless device applications that use the
MicrosoftWindowsCEortheSymbianEPOCoperatingsystem.Thismanual
is intended for developers who have knowledge of the Windows CE or the
Symbian EPOC operating system and of the wireless application environ-
ment.
Notational Conventions
This document uses the following conventions.
-Program listings, program examples, and interactive displays are shown
in a special typeface similar to a typewriter’s. Examples use a bold
version of the special typeface for emphasis; interactive displays use a
bold version ofthe special typefacetodistinguish commands thatyou
enter from items that the system displays (such as prompts, command
output, error messages, etc.).
Here is a sample program listing:
0011 0005 0001 .field 1, 2
0012 0005 0003 .field 3, 4
0013 0005 0006 .field 6, 3
0014 0006 .even
Here is an example of a system prompt and a command that you might
enter:
C: csr –a /user/ti/simuboard/utilities

Notational Conventions
iv
-In syntax descriptions, the instruction, command, or directive is in a bold
typefacefontandparametersareinanitalictypeface.Portionsofasyntax
that are in bold should be entered as shown; portions of a syntax that are
in italics describe the type of information that should be entered. Here is
an example of a directive syntax:
.asect ”section name”, address
.asectisthedirective.Thisdirectivehastwoparameters,indicatedbysec-
tionnameandaddress.Whenyou use .asect, the first parametermustbe
anactualsectionname,enclosedindoublequotes;thesecondparameter
must be an address.
-Square brackets ( [and ]) identify an optional parameter. If you use an
optional parameter, you specify the information within the brackets; you
don’t enter the brackets themselves. Here’s an example of an instruction
that has an optional parameter:
LALK 16–bit constant [, shift]
TheLALKinstruction hastwoparameters.Thefirstparameter, 16-bitcon-
stant, is required. The second parameter, shift, is optional. As this syntax
shows,ifyou usetheoptionalsecondparameter,youmustprecede itwith
a comma.
Square brackets are also used as part of the pathname specification for
VMS pathnames; in this case, the brackets are actually part of the path-
name (they are not optional).
-Braces( {and} )indicatealist.Thesymbol|(readasor)separatesitems
within the list. Here’s an example of a list:
{ * | *+ | *– }
This provides three choices: *, *+, or *–.
Unless the list is enclosed in square brackets, you must choose one item
from the list.
-Some directives can have a varying number of parameters. For example,
the .byte directive can have up to 100 parameters. The syntax for this di-
rective is:
.byte value1[, ... , valuen]
This syntax shows that .byte must have at least one value parameter, but
you have the option of supplying additional value parameters, separated
by commas.

Notational Conventions
vRead This First
Information About Cautions and Warnings
This book may contain cautions and warnings.
This is an example of a caution statement.
A caution statement describes a situation that could potentially
damage your software or equipment.
This is an example of a warning statement.
A warning statement describes a situation that could potentially
cause harm to you.
The information in a caution or a warning is provided for your protection.
Please read each caution and warning carefully.
Related Documentation From Texas Instruments
TMS320C55x DSP CPU Reference Guide (SPRU371D)
TMS320C55x DSP Functional Overview (SPRU312)
TMS320C55x DSP Function Library (DSPLIB) Programmer’s Reference
(SPRU422D)
TMS320C55x Technical Overview (SPRU393)
TMS320C55x DSP Programmer’s Guide (SPRU376A)
TMS320C55x DSP Mnemonic Instruction Set Ref Guide (SPRU374F)
TMS320C55x Assembly Language Tools User’s Guide (SPRU280D)
TMS320C55x Optimizing C Compiler User’s Guide (SPRU281C)
The MultiMediaCard System Specification Version 3.1 –June 2001. MMCA
Technical Committee
SD Memory Card Specifications: Part 1 Physical Layer Specification, Version
1.0 –March 2000 + Supplementary Notes Part 1 June 2000. SD Group
Information About Cautions and Warnings / Related Documentation From Texas Instruments

Trademarks
vi
Trademarks
Bluetooth is a trademark owned by the Bluetooth SIG, Inc. and licensed to
Texas Instruments.
TMS320C5510, TMS320C55x, C55x, and Code Composer Studio are
trademarks of Texas Instruments.
Microsoft, Windows, Windows CE, Windows CE Platform Builder, and
Windows NT are trademarks of Microsoft Corporation.
Other trademarks are the property of their respective owners.

Contents
vii
Contents
1 Introduction 1-1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Introduces the setup, components, and features of the OMAP5910 processor and provides a
high-level view of the device architecture.
1.1 Overview 1-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.2 Description 1-4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.3 Features 1-6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.4 Architecture 1-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.5 Memory Maps 1-9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.6 Software Compatibility 1-11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.6.1 OMAP Driver Compatibility Conventions 1-11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2 MPU Subsystem 2-1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Describes the core, caches, memory management units (MMUs), interface, and bridges of the
OMAP5910 multimedia processor microprocessor unit (MPU) subsystem.
2.1 Introduction 2-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2 MPU Core 2-4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3 Instruction Cache 2-5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3.1 Operation 2-5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3.2 Validity 2-5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.4 Data Cache 2-6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.4.1 D-Cache Operation 2-6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.4.2 Validity 2-7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.4.3 Double-Mapped Space 2-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.5 Write Buffer 2-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.5.1 Operation 2-9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.5.2 SWAP Instruction 2-9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.6 Coprocessor 15 2-10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.6.1 CP15 Access 2-10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.6.2 Register Descriptions 2-10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7 MPU Memory Management Unit 2-26. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7.1 Translation Look-Aside Buffer 2-26. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7.2 Translation Table 2-27. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7.3 Domains and Access Permissions 2-27. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7.4 MMU Program-Accessible Registers 2-28. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7.5 Address Translation 2-28. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7.6 Translation Process 2-29. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7.7 MMU Faults and MPU Aborts 2-39. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7.8 Fault Address and Fault Status Registers (FAR and FSR) 2-41. . . . . . . . . . . . . . .
2.7.9 Domain Access Control 2-42. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7.10 Permission Access 2-43. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Contents
viii
2.7.11 Fault Checking Sequence 2-43. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7.12 External Aborts 2-46. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7.13 Buffered Writes 2-46. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.8 DSP Memory Management Unit 2-47. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.9 MPU Interface 2-55. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.9.1 Functional Features 2-56. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.9.2 MPUI Registers 2-57. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.10 MPU TI Peripheral Bus Bridges 2-65. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.10.1 8-Bit, 16-Bit, and 32-Bit Word Access 2-65. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.10.2 TIPB Allocation 2-66. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.10.3 Access Factor and Time-Out 2-66. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.10.4 MPU Posted Write 2-67. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.10.5 Pipeline Mode 2-67. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.10.6 Abort 2-67. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.10.7 TIPB Bridge Registers 2-67. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.11 Endianism Conversion 2-71. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.11.1 Conversion Through the DSP MMU 2-72. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.11.2 Conversion Through the MPUI 2-74. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.12 ETM Environment 2-75. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.12.1 ETM Features 2-75. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.12.2 ETM Interface 2-75. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.12.3 Operation 2-77. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.12.4 Additional Reference Materials 2-78. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3 DSP Subsystem 3-1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Describes the OMAP5910 multimedia processor DSP subsystem.
3.1 Architecture Overview 3-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.1 DSP Core 3-5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2 TMS320C55x DSP CPU Overview 3-6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.1 On-Chip Memory 3-6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.2 Hardware Acceleration Modules 3-7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.3 CPU Overview 3-7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3 DSP Memory 3-9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.1 Internal Memory 3-10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.2 Instruction Cache 3-11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.3 System Memory 3-12. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.4 Memory Map 3-12. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.5 Peripheral Register Addresses 3-14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.4 DMA Controller 3-16. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.4.1 Key Features of the DMA Controller 3-16. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.4.2 DMA Controller Configuration Registers 3-21. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.4.3 DSP DMA Event Mapping 3-26. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5 TIPB Bridge 3-27. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.1 Control Mode Register (CMR) 3-29. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.2 Idle Control and Idle Status Registers (ICR and ISTR) 3-31. . . . . . . . . . . . . . . . . . .

Contents
ixContents
3.6 MPU Interface 3-33. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.6.1 HOM/SAM Change Outside of Reset 3-34. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.6.2 ST3—HOM_P Bit (Bit 8) 3-34. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.6.3 ST3—HOM_R Bit (Bit 9) 3-35. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.7 EMIF 3-36. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.7.1 EMIF Global Control Register (EMIF_GCR) 3-36. . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.7.2 EMIF Global Reset Register (EMIF GRR) 3-37. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.8 DSP Memory Management Unit 3-37. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.9 DSP Subsystem Clocking and Reset Control 3-38. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.10 System Operating Details 3-39. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.10.1 DSP Private Peripherals 3-39. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.10.2 DSP Public Peripherals 3-39. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.10.3 DSP/MPU Shared Peripherals 3-40. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.10.4 Boot Mode for DSP Subsystem 3-40. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4 Memory Interface Traffic Controller 4-1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Describes the OMAP5910 multimedia processor memory interface traffic controller (TC).
4.1 Introduction 4-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2 Memory Map 4-6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3 Memory Interfaces 4-12. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3.1 Internal Memory Interface 4-12. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3.2 External Memory Interface Slow 4-13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3.3 External Memory Interface Fast 4-25. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.4 Traffic Controller Memory Interface Registers 4-42. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.5 Interfacing Memories With the OMAP5910 Device 4-57. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5 System DMA Controller 5-1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Describes the system DMA controller for the OMAP5910 multimedia processor.
5.1 Introduction 5-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2 External Connections 5-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3 Generic Channels 5-9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3.1 Transfers 5-9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3.2 Addressing Modes 5-13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3.3 Data Packing and Bursting 5-17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3.4 Data/Address Alignment 5-21. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3.5 Constraint on Channel Configuration Parameters 5-21. . . . . . . . . . . . . . . . . . . . . . .
5.3.6 Endianism 5-22. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3.7 Interrupt Generation 5-23. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3.8 Memory Space Protection 5-25. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.4 LCD Dedicated Channel 5-26. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.4.1 Functional Description 5-26. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.4.2 Addressing Units 5-27. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.4.3 LCD Channel Usage Restrictions 5-28. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.4.4 LCD Transfer Examples 5-29. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.5 DMA Request Mapping 5-32. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.6 Registers 5-34. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.6.1 Generic Channel Registers 5-41. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Contents
x
6 MPU Private Peripherals 6-1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Describes the OMAP5910 multimedia processor MPU private peripherals.
6.1 Overview 6-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.2 Timer Description 6-3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.2.1 Programming the Timer 6-5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.2.2 Timer Registers 6-6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.3 Watchdog Timer 6-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.3.1 Introduction 6-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.3.2 Programming the Watchdog Timer in Watchdog Mode 6-10. . . . . . . . . . . . . . . . . . .
6.3.3 Programming the Watchdog Timer in Timer Mode 6-11. . . . . . . . . . . . . . . . . . . . . .
6.3.4 Watchdog Timer Registers 6-12. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.4 MPU Interrupt Handlers 6-14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.4.1 MPU Level 1 Interrupt Handler 6-14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.4.2 MPU Level 2 Interrupt Handler 6-16. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.5 Level 1 and Level 2 Interrupt Mapping 6-17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.6 Interrupt Handler Level 1 and Level 2 Registers 6-20. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.7 Configuration Module 6-24. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.7.1 Configuration Register Capabilities 6-24. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.7.2 OMAP5910 Native and Compatibility Modes 6-24. . . . . . . . . . . . . . . . . . . . . . . . . . .
6.7.3 OMAP5910 Generic Pin Multiplexing and Pullup/Pulldown Control 6-25. . . . . . . .
6.7.4 OMAP5910 MMC/SD Pin Multiplexing 6-26. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.7.5 OMAP5910 Pullups and Pulldowns 6-26. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.8 OMAP5910 Configuration Registers 6-27. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.9 Device Identification 6-70. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.9.1 Identification Code Register 6-70. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.9.2 Die Identification (ID) 6-71. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7 MPU Public Peripherals 7-1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Describes the OMAP5910 multimedia processor MPU public peripherals.
7.1 MPU Public Peripherals 7-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.2 Camera Interface 7-3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.2.1 Functional Architecture 7-3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.2.2 Clock Switching Procedures 7-16. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.3 MPU I/O 7-17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.3.1 MPU I/O Interrupts 7-17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.3.2 MPU I/O Clocks and Reset 7-17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.3.3 MPUIO Keyboard Interface 7-19. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.3.4 MPUIO General-Purpose I/O Interface 7-20. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.3.5 GPIO Interrupt Reset 7-21. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.3.6 GPIO Interrupt Masking 7-22. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.3.7 Event Capture Module 7-24. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.3.8 MPU I/O Registers 7-25. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Contents
xiContents
7.4 MicroWire Interface 7-30. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.4.1 MicroWire Registers 7-30. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.4.2 Protocol Description 7-38. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.4.3 Example of Protocol Using a Serial EEPROM (XL93LC66) 7-39. . . . . . . . . . . . . . .
7.4.4 Example of Protocol Using an LCD Controller (COP472-3) 7-42. . . . . . . . . . . . . . .
7.4.5 Example of Protocol Using Autotransmit Mode 7-43. . . . . . . . . . . . . . . . . . . . . . . . .
7.4.6 Example of Autotransmit Mode With DMA Support 7-45. . . . . . . . . . . . . . . . . . . . . .
7.5 32-kHz Timer 7-46. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.5.1 Operating System Scalable Clock-Tick Interrupt Function 7-46. . . . . . . . . . . . . . . .
7.5.2 32-kHz Timer Registers 7-48. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.6 Pseudonoise Pulse-Width Light Modulator 7-50. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.6.1 PWL Functional Description 7-50. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.6.2 PWL Registers 7-51. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.7 Pulse-Width Tone 7-52. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.7.1 Overview 7-52. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.7.2 PWT Features 7-52. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.7.3 PWT Registers 7-53. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.7.4 PWT Programming 7-54. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.8 Inter-Integrated Circuit Controller 7-57. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.8.1 I2C Protocol Description 7-57. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.8.2 OMAP5910 I2C (Master/Slave I2C Controller) 7-64. . . . . . . . . . . . . . . . . . . . . . . . . .
7.8.3 Programming 7-87. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.8.4 Flowcharts 7-88. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.9 LED Pulse Generator 7-100. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.9.1 Features 7-100. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.9.2 LPG Design 7-101. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.9.3 LPG Power Management 7-101. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.9.4 LPG Registers 7-101. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.10 McBSP2 7-104. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.10.1 McBSP2 Application Example: Communication Interface 7-108. . . . . . . . . . . . . . .
7.11 USB Function Overview 7-117. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.12 MMC/SD Host Controller 7-120. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.12.1 MMC/SD Host Controller Features 7-122. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.12.2 MMC/SD Host Controller Signals Pads 7-122. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.12.3 MMC/SD Host Controller Clocks and Reset 7-124. . . . . . . . . . . . . . . . . . . . . . . . . . .
7.12.4 MMC/SD Host Controller DMA Request 7-124. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.12.5 MMC/SD Host Controller Interrupt 7-124. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.12.6 MMC/SD Internal Pullups 7-125. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.12.7 MMC/SD Registers 7-126. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.12.8 Command Flow 7-161. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.12.9 DMA Operation 7-166. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.12.10 Local Host (IRQ/Polling) Mode 7-168. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.13 Real-Time Clock 7-169. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.13.1 Register Descriptions 7-170. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.13.2 Register Access 7-170. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.13.3 Register Descriptions and Mapping 7-177. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Contents
xii
7.14 USB Host Controller Overview 7-185. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.15 HDQ and 1-Wire Protocols 7-185. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.15.1 Functional Description 7-185. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.15.2 Power-Down Mode 7-194. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.15.3 HDQ and 1-Wire Battery Monitoring Serial Interface 7-194. . . . . . . . . . . . . . . . . . . .
7.15.4 Software Interface 7-195. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.16 Frame Adjustment Counter 7-198. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.16.1 Features 7-198. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.16.2 Synchronization and Counter Control 7-199. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.16.3 FAC Interrupt 7-202. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.16.4 FAC Clocks and Reset 7-202. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.16.5 Software Interface 7-202. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8 DSP Private Peripherals 8-1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Describes the DSP private peripherals for the OMAP5910 multimedia processor.
8.1 DSP Private Peripherals 8-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.2 Timers 8-3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.2.1 Timer Interrupt Levels 8-4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.2.2 Timer Characteristics 8-5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.2.3 Programming the Timer 8-5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.2.4 Timer Registers 8-6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.3 Watchdog Timer 8-10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.3.1 Programming the Watchdog Timer in Watchdog Mode 8-12. . . . . . . . . . . . . . . . . . .
8.3.2 Programming the Watchdog Timer in Timer Mode 8-12. . . . . . . . . . . . . . . . . . . . . .
8.3.3 Watchdog Timer Registers 8-13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.4 Interrupt Handlers 8-15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.4.1 Level 1 Interrupts 8-16. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.4.2 Level 2 Interrupts 8-17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.5 DSP Interrupt Interface 8-26. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.5.1 Functional Description 8-26. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.5.2 Edge-Triggered Interrupts 8-26. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.5.3 Level-Sensitive Interrupts 8-28. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.5.4 Internal Registers 8-28. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9 DSP Public Peripherals 9-1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Describes the DSP public peripherals for the OMAP5910 multimedia processor.
9.1 Introduction 9-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.2 McBSPs 9-3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.3 McBSP1 9-4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.3.1 McBSP1 Pin Descriptions 9-4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.3.2 McBSP1 Interrupt Mapping 9-6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.3.3 McBSP1 DMA Request Mapping 9-6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.3.4 McBSP1 Application Example: I2S Interface 9-7. . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.4 McBSP3 9-11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.4.1 McBSP3 Pin Descriptions 9-11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.4.2 McBSP3 Interrupt Mapping 9-14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.4.3 McBSP3 DMA Request Mapping 9-14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.4.4 McBSP3 Application Example: Optical Interface 9-14. . . . . . . . . . . . . . . . . . . . . . . .

Contents
xiiiContents
9.5 Multichannel Serial Interfaces 9-27. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.5.1 Communication Protocol 9-28. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.5.2 MCSI Register Descriptions 9-44. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.6 MCSI1 9-52. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.6.1 MCSI1 Pin Description 9-52. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.6.2 MCSI1 Interrupt Mapping 9-52. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.6.3 MCSI1 DMA Request Mapping 9-52. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.7 MCSI2 9-54. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.7.1 MCSI2 Pin Description 9-54. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.7.2 MCSI2 Interrupt Mapping 9-54. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.7.3 MCSI2 DMA Request Mapping 9-54. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.8 McBSP and MCSI Memory and Peripheral Mapping 9-56. . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.8.1 MCSI Addresses and Mapping 9-57. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10 MPU/DSP Shared Peripherals 10-1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Describes the MPU/DSP shared peripherals for the OMAP5910 multimedia processor.
10.1 Introduction 10-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10.2 Interprocessor Communication 10-3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10.2.1 Mailbox Register Data Structure 10-3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10.3 General-Purpose I/O 10-7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10.3.1 Input/Outputs of the GPIO Module 10-7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10.3.2 GPIO Port Registers 10-7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10.4 UART1, UART2, and UART3/IrDA 10-11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11 LCD Controller 11-1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Describes the LCD controller module of the OMAP5910 device.
11.1 Module Overview 11-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11.2 Display Specifications 11-7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11.3 LCD Controller Operation 11-9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11.3.1 Frame Buffer 11-9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11.4 Lookup Palette 11-14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11.5 Color/Grayscale Dithering 11-15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11.6 Output FIFO 11-16. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11.7 LCD Controller Pins 11-17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11.7.1 Passive Monochrome Panels 11-18. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11.7.2 Passive Color (STN) Panels 11-18. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11.7.3 Active Color (TFT) Panels 11-19. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11.8 LCD Controller Registers 11-23. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11.8.1 LCD Control Register 1 (LCDControl) 11-24. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11.8.2 LCD Timing 0 Register (LcdTiming0) 11-32. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11.8.3 LCD Timing 1 Register (LcdTiming1) 11-36. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11.8.4 LCD Timing 2 Register (LcdTiming2) 11-40. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11.8.5 LCD Status Register (LcdStatus) 11-45. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11.9 Interface to LCD Panel Signal Reset Values 11-49. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Contents
xiv
12 UART Devices 12-1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Describes the universal asynchronous receiver/transmitter (UART) devices in the OMAP5910
multimedia processor.
12.1 UART Introduction 12-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.1.1 Main UART Features (UART1/2/3) 12-3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.2 UART Environments 12-6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.2.1 UART1 Environment 12-6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.2.2 UART2 Environment 12-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.2.3 UART3 Environment 12-11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.2.4 TIPB Switch 12-13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.2.5 Switching Procedures 12-16. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.3 UART/Autobaud Control and Status Registers 12-17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.3.1 UART/Autobaud Modem Register Mapping 12-17. . . . . . . . . . . . . . . . . . . . . . . . . . .
12.4 UART/Autobaud Modes of Operation 12-37. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.4.1 UART Mode 12-37. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.4.2 UART Mode With Autobauding 12-38. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.5 UART/Autobaud Functional Description 12-38. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.5.1 UART/Autobaud Functional Block Diagram 12-38. . . . . . . . . . . . . . . . . . . . . . . . . . .
12.5.2 Trigger Levels 12-39. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.5.3 Interrupts 12-39. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.5.4 FIFO Polled Mode 12-42. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.5.5 FIFO DMA Mode 12-42. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.5.6 Sleep Mode 12-44. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.5.7 Break and Time-out Conditions 12-45. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.5.8 Programmable Baud Rate Generator 12-45. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.5.9 Hardware Flow Control 12-46. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.5.10 Software Flow Control 12-47. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.5.11 Autobauding Mode 12-48. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.6 UART/Autobaud Configuration Example 12-50. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.6.1 UART SW Reset 12-51. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.6.2 UART FIFO Configuration 12-51. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.6.3 Baud Rate Data and Stop Configurations 12-51. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.7 UART/IrDA Control and Status Registers 12-52. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.8 UART/IrDA Modes of Operation 12-83. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.8.1 UART Mode 12-83. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.8.2 SIR Mode 12-83. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.9 UART/IrDA Functional Description 12-88. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.9.1 UART/IrDA Functional Block Diagram 12-88. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.9.2 Trigger Levels 12-88. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.9.3 Interrupts 12-89. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.9.4 FIFO Interrupt Mode 12-91. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.9.5 FIFO Polled Mode Operation 12-92. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.9.6 FIFO DMA Mode Operation 12-93. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.9.7 Sleep Mode 12-95. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.9.8 Break and Time-Out Conditions 12-96. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.9.9 Programmable Baud Rate Generator 12-96. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.9.10 Hardware Flow Control 12-97. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Contents
xvContents
12.9.11 Software Flow Control 12-98. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.9.12 Frame Closing 12-99. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.9.13 Store and Controlled Transmission 12-100. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.9.14 Underrun During Transmission 12-100. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.9.15 Overrun During Receive 12-100. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.9.16 Status FIFO 12-100. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.10 UART/IrDA Configuration Example 12-101. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.11 UART Software Reset 12-101. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.12 UART FIFO Configuration 12-102. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.12.1 Baud Rate Data and Stop Configuration 12-102. . . . . . . . . . . . . . . . . . . . . . . . . . . .
13 USB Function Module 13-1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Describes the components and features of the OMAP5910 universal serial bus (USB) function
module.
13.1 Overview 13-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.1.1 OMAP5910 Inputs/Outputs 13-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.1.2 USB Function Interrupts 13-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.1.3 USB Function Clocks and Reset 13-5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.1.4 USB Function DMA Requests 13-5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.1.5 USB Detection 13-6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.1.6 Software Disconnect 13-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2 Register Map 13-9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.1 Revision Register (REV) 13-11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.2 Endpoint Selection Register (EP_NUM) 13-11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.3 Data Register (DATA) 13-13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.4 Control Register (CTRL) 13-14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.5 Status Register (STAT_FLG) 13-17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.6 Receive FIFO Status Register (RXFSTAT) 13-22. . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.7 System Configuration Register 1 (SYSCON1) 13-22. . . . . . . . . . . . . . . . . . . . . . . . .
13.2.8 System Configuration Register 2 (SYSCON2) 13-24. . . . . . . . . . . . . . . . . . . . . . . . .
13.2.9 Device Status Register (DEVSTAT) 13-26. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.10 Start of Frame Register (SOF) 13-29. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.11 Interrupt Enable Register (IRQ_EN) 13-30. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.12 Interrupt Source Register (IRQ_SRC) 13-31. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.13 Non-Isochronous Endpoint Interrupt Status Register (EPN_STAT) 13-36. . . . . .
13.2.14 Non-Isochronous DMA Interrupt Status Register (DMAN_STAT) 13-37. . . . . . . .
13.2.15 Receive DMA Channels Configuration Register (RXDMA_CFG) 13-38. . . . . . . .
13.2.16 Transmit DMA Channels Configuration Register (TXDMA_CFG) 13-40. . . . . . . .
13.2.17 DMA FIFO Data Register (DATA_DMA) 13-42. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.18 Transmit DMA Control Registers (TXDMA0...TXDMA2) 13-43. . . . . . . . . . . . . . . .
13.2.19 Receive DMA Control Registers (RXDMA...RXDMA2) 13-45. . . . . . . . . . . . . . . . .
13.2.20 Endpoint 0 Configuration Register (EP0) 13-46. . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2.21 Receive Endpoint Configuration Registers (EP1_RX...EP15_RX) 13-47. . . . . . .
13.2.22 Transmit Endpoint Configuration Registers (EP1_TX...EP15_TX) 13-50. . . . . . .

Contents
xvi
13.3 USB Transactions 13-52. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.3.1 Non-Isochronous, Non-Setup OUT (USB HOST -> LH) Transactions 13-52. . . .
13.3.2 Non-Isochronous IN (LH->USB HOST) Transactions 13-57. . . . . . . . . . . . . . . . . .
13.3.3 Isochronous OUT (USB HOST-> LH) Transactions 13-61. . . . . . . . . . . . . . . . . . . .
13.3.4 Isochronous IN (LH->USB HOST) Transactions 13-63. . . . . . . . . . . . . . . . . . . . . . .
13.3.5 Control Transfers on Endpoint 0 13-65. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.4 Device Initialization 13-79. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.5 Preparing for Transfers 13-83. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.6 Interrupt Service Routine (ISR) Flowcharts 13-86. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.6.1 Important Note on USB Interrupts 13-86. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.6.2 Parsing the General USB Interrupt 13-87. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.6.3 Setup Interrupt Handler 13-87. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.6.4 Endpoint 0 RX Interrupt Handler 13-91. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.6.5 Endpoint 0 TX Interrupt Handler 13-91. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.6.6 Device States Changed Handler 13-96. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.6.7 Device States Attached/Unattached Handler 13-99. . . . . . . . . . . . . . . . . . . . . . . . . .
13.6.8 USB Reset Interrupt Handler 13-100. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.6.9 Suspend/Resume Interrupt Handler 13-100. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.6.10 Parsing the Non-Isochronous Endpoint-Specific Interrupt 13-100. . . . . . . . . . . . .
13.6.11 Non-Isochronous, Non-Control OUT Endpoint Receive
Interrupt Handler 13-105. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.6.12 Non-Isochronous, Non-Control IN Endpoint Transmit
Interrupt Handler 13-105. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.6.13 SOF Interrupt Handler 13-105. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.6.14 Summary of USB-Related Interrupts 13-113. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.7 DMA Operation 13-114. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.7.1 Receive DMA Channels Overview 13-114. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.7.2 Non-Isochronous OUT (USB HOST -> LH) DMA Transactions 13-114. . . . . . . . .
13.7.3 Isochronous OUT (USB HOST -> LH) DMA Transactions 13-119. . . . . . . . . . . . .
13.7.4 Transmit DMA Channels Overview 13-120. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.7.5 Non-Isochronous IN (LH -> USB HOST) DMA Transactions 13-120. . . . . . . . . . .
13.7.6 Isochronous IN (USB HOST -> LH) DMA Transactions 13-124. . . . . . . . . . . . . . . .
13.7.7 Important Note on DMA Requests 13-124. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.7.8 Note on DMA Channel Deconfiguration 13-126. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.8 Power Management 13-127. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14 Universal Serial Bus Host 14-1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Describes the universal serial bus (USB) host of the OMAP5910 multimedia processor.
14.1 USB Host Controller 14-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.2 USB Open Host Controller Interface Functionality 14-5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.2.1 OHCI Controller Overview 14-5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.2.2 OMAP5910 USB Host Controller Differences from OHCI Specification
for USB 14-5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.2.3 OMAP5910 Implementation of OHCI Specification for USB 14-7. . . . . . . . . . . . . .

Contents
xviiContents
14.3 USB Host Controller Registers 14-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.3.1 USB Host Controller Reserved Registers and Reserved Bit Fields 14-45. . . . . . .
14.3.2 Endianism and USB Host Controller Registers 14-45. . . . . . . . . . . . . . . . . . . . . . . .
14.3.3 USB Host Controller Registers, USB Reset, and USB Clocking 14-45. . . . . . . . . .
14.4 USB Host Controller Interrupt Sources 14-46. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.4.1 OHCI Interrupts 14-46. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.4.2 Local Bus MMU Interrupts 14-47. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.5 USB Pin Multiplexing 14-48. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.5.1 Host Controller Connectivity With USB Transceivers 14-48. . . . . . . . . . . . . . . . . . .
14.5.2 USB Function Controller Connectivity With USB Transceivers 14-49. . . . . . . . . . .
14.5.3 On-Board Transceiverless Connection Using OMAP5910
Transceiverless Link Logic 14-50. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.5.4 USB Signal Multiplexing Mode Diagrams 14-52. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.5.5 Ports Shown as Unconnected 14-80. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.5.6 Conflicts Between USB Signal Multiplexing and Top-Level Multiplexing 14-80. . .
14.6 USB Host Controller Access to System Memory 14-81. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.6.1 Local Bus Virtual Addressing 14-82. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.6.2 Cache Coherency in OHCI Data Structures and Data Buffers 14-84. . . . . . . . . . .
14.6.3 Local Bus Addressing and OHCI Data Structure Pointers 14-84. . . . . . . . . . . . . . .
14.6.4 NULL Pointers 14-91. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.6.5 Endianism and USB Host Controller Access to System Memory 14-91. . . . . . . . .
14.7 OMAP5910 Local Bus 14-93. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.7.1 LB Register Descriptions 14-93. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.7.2 LB MPU Time-out Register (LB_MPU_TIMEOUT) 14-94. . . . . . . . . . . . . . . . . . . . .
14.7.3 LB Hold Timer Register (LB_HOLD_TIMER) 14-95. . . . . . . . . . . . . . . . . . . . . . . . . .
14.7.4 LB Priority Register (LB_PRIORITY_REG) 14-95. . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.7.5 LB Clock Divider Register (LB_CLOCK_DIV) 14-96. . . . . . . . . . . . . . . . . . . . . . . . . .
14.7.6 LB Abort Address Register (LB_ABORT_ADD) 14-98. . . . . . . . . . . . . . . . . . . . . . . .
14.7.7 LB Abort Data Register (LB_ ABORT_DATA) 14-98. . . . . . . . . . . . . . . . . . . . . . . . . .
14.7.8 LB Abort Status Register (LB_ABORT_STATUS) 14-99. . . . . . . . . . . . . . . . . . . . . .
14.7.9 LB IRQ Output Register (LB_IRQ_OUTPUT) 14-99. . . . . . . . . . . . . . . . . . . . . . . . . .
14.7.10 LB IRQ Input Register (LB_IRQ_INPUT) 14-100. . . . . . . . . . . . . . . . . . . . . . . . . . .
14.7.11 Local Bus Initialization 14-100. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.7.12 Local Bus Virtual Addressing 14-101. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.8 OMAP5910 Local Bus MMU 14-101. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.8.1 OMAP5910 Local Bus MMU Registers 14-102. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.8.2 Local Bus MMU Programming for USB Host Controller Operation 14-114. . . . . . .
14.9 USB Host Controller Reset and Clock Control 14-115. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.9.1 USB Host Controller Clock Control 14-115. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.9.2 Initializing ULPD to Generate the 48-MHz Clock 14-115. . . . . . . . . . . . . . . . . . . . . .
14.9.3 USB Host Controller Hardware Reset 14-116. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.9.4 USB Host Controller OHCI Reset 14-116. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.9.5 USB Host Controller Power Management 14-117. . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.9.6 Local Bus Clock 14-117. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Contents
xviii
14.10 OMAP5910 USB Hardware Considerations 14-118. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.10.1 VBUS Power Switching For USB Type A Host Receptacles 14-118. . . . . . . . . . .
14.10.2 Transient Suppression for USB Connectors 14-118. . . . . . . . . . . . . . . . . . . . . . . . .
14.10.3 VBUS Monitoring for USB Function Controller 14-118. . . . . . . . . . . . . . . . . . . . . . .
14.10.4 USB D+ Pullup Enable for USB Function Controller 14-118. . . . . . . . . . . . . . . . . .
14.10.5 Port Passthrough Mode 14-119. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.10.6 UART1 Connectivity when
CONF_MOD_USB_HOST_HMC_MODE_R = 2, 10, 18, and 24 14-120. . . . . . .
14.10.7 MPU_BOOT Signal Sharing 14-120. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.10.8 USB D+, D- Pulldown for USB Function Controller 14-120. . . . . . . . . . . . . . . . . .
15 Clock Generation and System Reset Management 15-1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Describes clock generation and system reset for the OMAP5910 multimedia processor.
15.1 Introduction 15-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.1.1 Clock Generation and System Reset Control 15-2. . . . . . . . . . . . . . . . . . . . . . . . . . .
15.2 Clock Generation 15-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.2.1 Clocking Schemes 15-9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.2.2 Operating Modes 15-10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.2.3 External Master Mode 15-11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.2.4 CLKM1 15-12. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.2.5 CLKM2 15-14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.2.6 CLKM3 15-17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.2.7 Clock Distribution and Synchronization 15-19. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.2.8 Low-Power Mode 15-20. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.3 Power Management 15-21. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.3.1 DSP Idle Modes 15-24. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.3.2 MPU Idle Modes 15-26. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.3.3 Traffic Controller Idle Modes 15-30. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.3.4 Chip Idle and Wake-Up Control 15-32. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.3.5 Power-Saving Capability 15-38. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.3.6 ULPD Power Management State Machine 15-39. . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.3.7 32-kHz Oscillator 15-43. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.3.8 12-MHz Oscillator 15-43. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.3.9 Reset Protocol 15-44. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.3.10 Power Control for External Devices 15-48. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.3.11 Configuring Clocks After a Reset 15-49. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.4 Clock Generation and Reset Control Registers 15-50. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.4.1 DPLL Operation Mode Registers 15-70. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
A Input/Output Descriptions A-1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Describes the inputs and outputs (I/O) for the OMAP5910 device.
A.1 I/O Signals A-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
A.2 I/O Functional Multiplexing A-15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
B Switching Clock Modes B-1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Describes the programming guidelines for switching clock modes in the OMAP5910 device.
B.1 Switching Procedure B-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
B.2 Main Code B-3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
B.3 Delay Procedure B-4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Figures
xixFigures
Figures
1-1 OMAP5910 Master Block Diagram 1-3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1-2 OMAP5910 Diagram 1-5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1-3 MPU Memory Map 1-9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1-4 DSP Memory Map 1-10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-1 Highlight of MPU Subsystem 2-3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-2 MRC, MCR Bit Pattern 2-10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-3 Format of the CP15 Translation Table Base Register 2-17. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-4 Format of the CP15 Domain Access Control Register 2-17. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-5 Format of the Fault Address Register 2-19. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-6 D-Cache Clean/Flush Single Entry Operand Format 2-20. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-7 Format of the Lock-Down Registers 2-22. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-8 Format of the I_min and I_max Registers 2-25. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-9 Format of the Thread-ID Register 2-25. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-10 Address Translation Process 2-29. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-11 Translation Table Base Register 2-30. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-12 Accessing the Translation Table Level 1 Descriptors 2-31. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-13 Level 1 Descriptors 2-32. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-14 Section Translation 2-34. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-15 Page Table Entry (Level 2 Descriptor) 2-35. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-16 Tiny Page Translation 2-37. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-17 Small Page Translation 2-38. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-18 Large Page Translation 2-40. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-19 Domain Access Control Register Format 2-42. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-20 Sequence for Checking Faults 2-44. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-21 Nonaligned Read Word Access 2-45. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-22 MPUI Simplified Block Diagram 2-55. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-23 MPU TI Peripheral Bus Bridge Connections 2-65. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-24 DSP Endian Conversion, 32-Bit Aligned Data 2-73. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-25 DSP Endian Conversion, MPUI Port Boundary 2-74. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-26 Trace Signals Multiplexing 2-76. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-27 Required System for ETM Usage 2-77. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3-1 Highlight of DSP Subsystem 3-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3-2 DSP Subsystem and Modules 3-3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3-3 DSP Core and Internal Bus Designations 3-5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3-4 C55x DSP Architecture 3-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3-5 DSP Memory Connections 3-10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3-6 DSP Memory Space 3-13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3-7 DMA and Ports 3-17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3-8 Example of DMA Configuration 3-19. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3-9 DSP Subsystem Modules 3-28. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Figures
xx
4-1 TC Block Diagram 4-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4-2 Traffic Controller 4-3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4-3 Asynchronous 16-Bit Read Operation on a 16-Bit Width Device 4-18. . . . . . . . . . . . . . . . . . . .
4-4 Asynchronous Page Mode 8x16-Bit Read Operation on a 16-Bit Width Device
(8 Words per Page) 4-20. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4-5 Asynchronous Page Mode 8x16-Bit Read With Page Crossing on 16-Bit Width Device
(4 Words per Page) 4-20. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4-6 Synchronous Burst Read With Page Alignment 4-22. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4-7 Asynchronous Write With WE Operation 4-23. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4-8 SDRAM Write Single 32-Bit Word With Burst Stop 4-31. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4-9 SDRAM Write Single 16-Bit Half-Word With Burst Stop 4-32. . . . . . . . . . . . . . . . . . . . . . . . . . .
4-10 SDRAM Write Single 16-Bit Half-Word Followed by Write Burst 8 4-33. . . . . . . . . . . . . . . . . . .
4-11 SDRAM Read Single 16-Bit Half-Word With Burst Stop 4-34. . . . . . . . . . . . . . . . . . . . . . . . . . .
4-12 SDRAM Read Single 16-Bit Half-Word Followed by Read Burst 8 Half-Word 4-35. . . . . . . . .
4-13 SDRAM Write Burst 32-Bit Word Followed by Read Burst 8 Half-Word 4-36. . . . . . . . . . . . . .
4-14 SDRAM Single Half-Word Followed by a Read Burst 6 Half-Words 4-37. . . . . . . . . . . . . . . . .
4-15 SDRAM Read Burst 4 Half-Words Followed by a Write Burst 3 Half-Words 4-38. . . . . . . . . .
4-16 SDRAM Read Single Half-Word Followed by a Write Byte 4-39. . . . . . . . . . . . . . . . . . . . . . . . .
4-17 SDRAM Write Single Followed by Write Burst 6 on the Same Bank and
Different Page 4-40. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4-18 SDRAM Read Single Half-Word Followed by a Read Burst 8 With Page Crossing 4-41. . . .
4-19 External Memory Interconnection Using Intel Flash Memory 4-58. . . . . . . . . . . . . . . . . . . . . . .
4-20 External Memory Interconnection Using Hitachi Flash Memory 4-59. . . . . . . . . . . . . . . . . . . . .
5-1 Highlight of DMA Controller 5-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5-2 DMA Controller Block Diagram 5-3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5-3 System DMA External Connections 5-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5-4 Time-Sharing on a DMA Port 5-9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5-5 Basic Flow of DMA Transfer 5-10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5-6 Memory Representation 5-14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5-7 Endianism Adaptation on Transferred Data 5-22. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5-8 Data Read Format—Two Shared Physical Channels 5-24. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5-9 Data Read Format—One Physical Channel 5-25. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5-10 LCD Channel 5-26. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5-11 LCD One Frame Mode Transfer Scheme 5-30. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5-12 LCD Dual-Frame Mode Transfer Scheme 5-31. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6-1 MPU Private Peripherals 6-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6-2 32-Bit Timer 6-3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6-3 Timer Diagram 6-5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6-4 Watchdog Timer 6-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6-5 Timer Diagram 6-11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6-6 MPU Interrupt Handlers 6-15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7-1 MPU Public Peripherals Area 7-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7-2 Camera Interface Block Diagram 7-4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7-3 Image Data Transfer 7-5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7-4 Timing Chart of Image Data Transfer (POLCLK = 1) 7-6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7-5 Order of Camera Data on TIPB (Not Swapped) 7-7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7-6 Order of Camera Data on TIPB (Swapped) 7-7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7-7 DMA Request 7-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .