Freescale Semiconductor MC68HC08KH12 User manual

M68HC08
Microcontrollers
freescale.com
MC68HC08KH12
Data Sheet
Rev. 1.1
MC68HC08KH12/H
July 15, 2005

MC68HC(7)08KH12 — Rev. 1.1 Advance Information
Freescale Semiconductor 3
Advance Information — MC68HC(7)08KH12
List of Sections
Section 1. General Description .......................................23
Section 2. Memory Map ...................................................33
Section 3. Random-Access Memory (RAM) ...................45
Section 4. Read-Only Memory (ROM) .............................47
Section 5. Configuration Register (CONFIG) .................49
Section 6. Central Processor Unit (CPU) .......................51
Section 7. System Integration Module (SIM) .................61
Section 8. Clock Generator Module (CGM) ....................87
Section 9. Universal Serial Bus Module (USB) ............113
Section 10. Monitor ROM (MON) ...................................149
Section 11. Timer Interface Module (TIM) ....................161
Section 12. I/O Ports ......................................................183
Section 13. Computer Operating Properly (COP) .......207
Section 14. External Interrupt (IRQ) .............................213
Section 15. Keyboard Interrupt Module (KBI) ..............219
Section 16. Break Module (BREAK) .............................241
Section 17. Preliminary Electrical Specifications .......247
Section 18. Mechanical Specifications ........................259

Advance Information MC68HC(7)08KH12 — Rev. 1.1
4Freescale Semiconductor

MC68HC(7)08KH12 — Rev. 1.1 Advance Information
Freescale Semiconductor 5
Advance Information — MC68HC(7)08KH12
Table of Contents
General Description
1.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23
1.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24
1.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24
1.4 MCU Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26
1.5 Pin Assignments. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .28
1.5.1 Quad Flat Pack (QFP) Package . . . . . . . . . . . . . . . . . . . . .28
1.5.2 Power Supply Pins
(VDDA, VSSA, VDD1, VSS1, VDD2, and VSS2). . . . . . . . . .29
1.5.3 Oscillator Pins (OSC1 and OSC2) . . . . . . . . . . . . . . . . . . .30
1.5.4 External Reset Pin (RST) . . . . . . . . . . . . . . . . . . . . . . . . . .30
1.5.5 External Interrupt Pin (IRQ1/VPP) . . . . . . . . . . . . . . . . . . . .30
1.5.6 USB Data Pins
(DPLUS0–DPLUS4 and DMINUS0–DMINUS4). . . . . . .30
1.5.7 Voltage Regulator Out (REGOUT) . . . . . . . . . . . . . . . . . . .30
1.5.8 Port A Input/Output (I/O) Pins (PTA7–PTA0) . . . . . . . . . . .31
1.5.9 Port B I/O Pins (PTB7–PTB0). . . . . . . . . . . . . . . . . . . . . . .31
1.5.10 Port C I/O Pins (PTC4–PTC0). . . . . . . . . . . . . . . . . . . . . . .31
1.5.11 Port D I/O Pins (PTD7/KBD7–PTD0/KBD0) . . . . . . . . . . . .31
1.5.12 Port E I/O Pins (PTE4, PTE3/KBE3, PTE2/KBE2/TCH1,
PTE1/KBE1/TCH0, PTE0/KBE0/TCLK). . . . . . . . . . . . .31
1.5.13 Port F I/O Pins (PTF7/KBF7–PTF0/KBF0) . . . . . . . . . . . . .32
Section 2. Memory Map
2.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .33
2.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .33

Advance Information MC68HC(7)08KH12 — Rev. 1.1
6Freescale Semiconductor
2.3 I/O Section . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35
2.4 Monitor ROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43
Section 3. Random-Access Memory (RAM)
3.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45
3.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45
3.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45
Section 4. Read-Only Memory (ROM)
4.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47
4.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47
4.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47
Section 5. Configuration Register (CONFIG)
5.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49
5.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49
5.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49
Section 6. Central Processor Unit (CPU)
6.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51
6.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51
6.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52
6.4 CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52
6.4.1 Accumulator (A). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53
6.4.2 Index Register (H:X) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .54
6.4.3 Stack Pointer (SP). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .55
6.4.4 Program Counter (PC) . . . . . . . . . . . . . . . . . . . . . . . . . . . .56
6.4.5 Condition Code Register (CCR) . . . . . . . . . . . . . . . . . . . . .57
6.5 Arithmetic/Logic Unit (ALU) . . . . . . . . . . . . . . . . . . . . . . . . . . .59

MC68HC(7)08KH12 — Rev. 1.1 Advance Information
Freescale Semiconductor 7
Section 7. System Integration Module (SIM)
7.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .61
7.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .62
7.3 SIM Bus Clock Control and Generation . . . . . . . . . . . . . . . . . .65
7.3.1 Bus Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .65
7.3.2 Clock Start-Up from POR . . . . . . . . . . . . . . . . . . . . . . . . . .66
7.3.3 Clocks in Stop Mode and Wait Mode . . . . . . . . . . . . . . . . .66
7.4 Reset and System Initialization. . . . . . . . . . . . . . . . . . . . . . . . .66
7.4.1 External Pin Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
7.4.2 Active Resets from Internal Sources. . . . . . . . . . . . . . . . . .67
7.4.2.1 Power-On Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .68
7.4.2.2 Computer Operating Properly (COP) Reset. . . . . . . . . . .69
7.4.2.3 Illegal Opcode Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . .70
7.4.2.4 Illegal Address Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . .70
7.4.2.5 Universal Serial Bus Reset . . . . . . . . . . . . . . . . . . . . . . .70
7.5 SIM Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .71
7.5.1 SIM Counter During Power-On Reset. . . . . . . . . . . . . . . . .71
7.5.2 SIM Counter During Stop Mode Recovery . . . . . . . . . . . . .71
7.5.3 SIM Counter and Reset States . . . . . . . . . . . . . . . . . . . . . .71
7.6 Exception Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .72
7.6.1 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .72
7.6.1.1 Hardware Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . .74
7.6.1.2 SWI Instruction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .76
7.6.2 Interrupt Status Registers . . . . . . . . . . . . . . . . . . . . . . . . . .76
7.6.2.1 Interrupt Status Register 1. . . . . . . . . . . . . . . . . . . . . . . .77
7.6.2.2 Interrupt Status Register 2. . . . . . . . . . . . . . . . . . . . . . . .78
7.6.2.3 Interrupt Status Register 3. . . . . . . . . . . . . . . . . . . . . . . .78
7.6.3 Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .79
7.6.4 Break Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .79
7.6.5 Status Flag Protection in Break Mode. . . . . . . . . . . . . . . . .79
7.7 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .79
7.7.1 Wait Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .80
7.7.2 Stop Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .81
7.8 SIM Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .83
7.8.1 Break Status Register (BSR). . . . . . . . . . . . . . . . . . . . . . . .83

Advance Information MC68HC(7)08KH12 — Rev. 1.1
8Freescale Semiconductor
7.8.2 Reset Status Register (RSR) . . . . . . . . . . . . . . . . . . . . . . .84
7.8.3 Break Flag Control Register (BFCR). . . . . . . . . . . . . . . . . .85
Section 8. Clock Generator Module (CGM)
8.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .87
8.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .88
8.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .89
8.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .89
8.4.1 Crystal Oscillator Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . .91
8.4.2 Phase-Locked Loop Circuit (PLL) . . . . . . . . . . . . . . . . . . . .91
8.4.3 PLL Circuits. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .91
8.4.4 Acquisition and Tracking Modes . . . . . . . . . . . . . . . . . . . . .93
8.4.5 Manual and Automatic PLL Bandwidth Modes . . . . . . . . . .93
8.4.6 Programming the PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . .94
8.4.7 Special Programming Exceptions . . . . . . . . . . . . . . . . . . . .95
8.4.8 Base Clock Selector Circuit. . . . . . . . . . . . . . . . . . . . . . . . .96
8.4.9 CGM External Connections. . . . . . . . . . . . . . . . . . . . . . . . .96
8.5 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .98
8.5.1 Crystal Amplifier Input Pin (OSC1) . . . . . . . . . . . . . . . . . . .98
8.5.2 Crystal Amplifier Output Pin (OSC2). . . . . . . . . . . . . . . . . .98
8.5.3 External Filter Capacitor Pin (CGMXFC). . . . . . . . . . . . . . .98
8.5.4 PLL Analog Power Pin (VDDA) . . . . . . . . . . . . . . . . . . . . . .98
8.5.5 PLL Analog Ground Pin (VSSA). . . . . . . . . . . . . . . . . . . . . .98
8.5.6 Buffered Crystal Clock Output (CGMVOUT). . . . . . . . . . . .99
8.5.7 CGMVSEL. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .99
8.5.8 Oscillator Enable Signal (SIMOSCEN) . . . . . . . . . . . . . . . .99
8.5.9 Crystal Output Frequency Signal (CGMXCLK). . . . . . . . . .99
8.5.10 CGM Base Clock Output (CGMOUT) . . . . . . . . . . . . . . . . .99
8.5.11 CGM CPU Interrupt (CGMINT) . . . . . . . . . . . . . . . . . . . . . .99
8.6 CGM Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .100
8.6.1 PLL Control Register (PCTL) . . . . . . . . . . . . . . . . . . . . . .102
8.6.2 PLL Bandwidth Control Register (PBWC). . . . . . . . . . . . .104
8.6.3 PLL Multiplier Select Registers (PMSH:PMSL). . . . . . . . .105
8.6.4 PLL Reference Divider Select Register (PRDS) . . . . . . . .106

MC68HC(7)08KH12 — Rev. 1.1 Advance Information
Freescale Semiconductor 9
8.7 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .107
8.8 Special Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .107
8.8.1 Wait Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .107
8.8.2 CGM During Break Interrupts . . . . . . . . . . . . . . . . . . . . . .108
8.9 Acquisition/Lock Time Specifications . . . . . . . . . . . . . . . . . . .108
8.9.1 Acquisition/Lock Time Definitions . . . . . . . . . . . . . . . . . . .108
8.9.2 Parametric Influences on Reaction Time . . . . . . . . . . . . .109
8.9.3 Choosing a Filter Capacitor. . . . . . . . . . . . . . . . . . . . . . . .111
8.9.4 Reaction Time Calculation . . . . . . . . . . . . . . . . . . . . . . . .111
Section 9. Universal Serial Bus Module (USB)
9.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .113
9.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .114
9.3 Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .115
9.4 I/O Register Description of the HUB function . . . . . . . . . . . . .116
9.4.1 USB HUB Root Port Control Register (HRPCR). . . . . . . .120
9.4.2 USB HUB Downstream Port Control Register
(HDP1CR-HDP4CR) . . . . . . . . . . . . . . . . . . . . . . . . . .121
9.4.3 USB SIE Timing Interrupt Register (SIETIR). . . . . . . . . . .123
9.4.4 USB SIE Timing Status Register (SIETSR) . . . . . . . . . . .125
9.4.5 USB HUB Address Register (HADDR) . . . . . . . . . . . . . . .127
9.4.6 USB HUB Interrupt Register 0 (HIR0). . . . . . . . . . . . . . . .128
9.4.7 USB HUB Control Register 0 (HCR0). . . . . . . . . . . . . . . .129
9.4.8 USB HUB Endpoint1 Control & Data Register (HCDR) . .131
9.4.9 USB HUB Status Register (HSR) . . . . . . . . . . . . . . . . . . .132
9.4.10 USB HUB Endpoint 0 Data Registers 0-7
(HE0D0-HE0D7). . . . . . . . . . . . . . . . . . . . . . . . . . . . . .134
9.5 I/O Register Description of the Embedded Device Function .134
9.5.1 USB Embedded Device Address Register (DADDR) . . . .138
9.5.2 USB Embedded Device Interrupt Register 0 (DIR0). . . . .138
9.5.3 USB Embedded Device Interrupt Register 1 (DIR1). . . . .140
9.5.4 USB Embedded Device Control Register 0 (DCR0) . . . . .141
9.5.5 USB Embedded Device Control Register 1 (DCR1) . . . . .143
9.5.6 USB Embedded Device Status Register (DSR) . . . . . . . .144

Advance Information MC68HC(7)08KH12 — Rev. 1.1
10 Freescale Semiconductor
9.5.7 USB Embedded Device Control Register 2 (DCR2) . . . . .146
9.5.8 USB Embedded Device Endpoint 0 Data Registers
(DE0D0-DE0D7). . . . . . . . . . . . . . . . . . . . . . . . . . . . . .147
9.5.9 USB Embedded Device Endpoint 1/2 Data Registers
(DE1D0-DE1D7). . . . . . . . . . . . . . . . . . . . . . . . . . . . . .148
Section 10. Monitor ROM (MON)
10.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .149
10.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .149
10.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .150
10.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .150
10.4.1 Entering Monitor Mode . . . . . . . . . . . . . . . . . . . . . . . . . . .152
10.4.2 Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .154
10.4.3 Echoing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .154
10.4.4 Break Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .155
10.4.5 Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .155
10.4.6 Baud Rate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .159
Section 11. Timer Interface Module (TIM)
11.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .161
11.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .162
11.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .162
11.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .163
11.4.1 TIM Counter Prescaler . . . . . . . . . . . . . . . . . . . . . . . . . . .165
11.4.2 Input Capture. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .165
11.4.3 Output Compare . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .165
11.4.3.1 Unbuffered Output Compare . . . . . . . . . . . . . . . . . . . . .166
11.4.3.2 Buffered Output Compare . . . . . . . . . . . . . . . . . . . . . . .166
11.4.4 Pulse Width Modulation (PWM) . . . . . . . . . . . . . . . . . . . .167
11.4.4.1 Unbuffered PWM Signal Generation . . . . . . . . . . . . . . .168
11.4.4.2 Buffered PWM Signal Generation . . . . . . . . . . . . . . . . .169
11.4.4.3 PWM Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . .170
11.5 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .171