HP 3000 III Series User manual

HP 3000SERIE5;:11I
COMPUJ"ER SYSTEM
';',.,: .. , .•.• ,. 'r ", ;
REFERENCE/T~AIN1N,G MANUAL
Manual P~rt,No.~30000-90143
Printed in U.S.A. 6179
HEWLETT·PACKARD COMPANY
5303 STEVENS CREEK BLVD., SANTA CLARA, CALIFORNIA, 95060

NOTICE
The information contained in this document is subject to change without notice.
HEWLETT-PACKARD MAKES NO WARRANTY OF ANY KIND WITH REGARD TO THIS MATER-
IAL, INCLUDING, BUT NOT LIMITED TO,
THE IMPLIED WARRANTIES OF MERCHANTABILITY
AND FITNESS
FOR APARTICULAR PURPOSE. Hewlett-Packard shall not be liable for errors
contained herein or for incidental or consequential damages in connection with the furnishing, perfor-
mance or use of this material.
This document contains proprietary information which is protected by copyright. All rights are reserved.
No
part of this document may be photocopied or reproduced without the prior written consent of
Hewlett-Packard Company.
Copyright©1979 by HEWLETT-PACKARD COMPANY
ii

LIST OF EFFECTIVE PAGES I
The List of Effective Pages gives the date of the current edition and of any pages changed in updates to that edition. Within
the manual, any page changed since the last edition
is indicated by printing the date the changes were made on the bottom
of the page. Changes are marked with avertical bar in the margin. If an update is incorporated when an edition is reprinted,
th.ese bars are removed but the dates remain. No information is incorporated into areprinting unless it appears as a
prior update.
All pages in this manual are original issne.
iii

I PRINTING HISTORY
New editions are complete revisions of the manual. Update packages, which are issued between editions, contain additional
and replacement pages to be merged into the manual by the customer. The date on the title page and back cover
of the
manual changes only when anew edition
is pUblished. When an edition is reprinted, all the prior updates to the edition
are incorporated.
No information is incorporated into areprinting unless it appears as aprior update. The edition does
not change.
First Edition Jun 1979
iv

PREFACE I
This manual contains hardware-oriented reference information for
the HP 3000 Series III Computer Systems. Specifically, this man-
ual contains reference reading material for all persons that are
to attend Hewlett-Packard's 3000 Series III Computer System Hard-
ware Training Courses. Since the information contained in this
manual is approximately the same as that presented during class-
room lectures, this manual should be used for classroom refer-
ence, note taking purposes, and post school reference.
The HP 3000 Series III Computer Systems are divided into two pro-
duct lines; the HP 3242lA Series III and the HP 32435A Series
III. Unless otherwise stated, the content of this manual applies
equally to both product lines.
v

CONTENTS
SECTION I
Paragraph
INTRODUCTION
Page
SYSTEM FEATURES •••••••••••••••
Stack Architecture ••••••••
Microprogrammed Operations
Data Base Management Facilities
Five Progrannning Languages
Virtual Memory .
Fault Control Memory
Concurrent I/O and CPU Operations
Reentrant Code and Private Data
Opera ting System
HARDWARE FEATURES
SOFTWARE FEATURES
SYSTEM CONFIGURATIONS
...
1-1
1-1
1-2
1-2
1-2
1-2
1-2
1-2
1-3
1-3
1-3
1-4
1-4
SECTION II
Paragraph
SYSTEM/CPU OVERVIEW
Page
....
HARDWARE ORGANIZATION
Bus System
CTL BUS
lOP BUS
SELECTOR CHANNEL BUS
PORT CON'rROLLER BUS
MULTIPLEXER
CHANNEL BUS
POWER BUS ••.•••••••••••
Functional Hardware Elements
CENTRAL PROCESSOR MODULE
MAIN MEMORy .....•.......
MULTIPLEXER CHANNEL ••••••
PORT CON'rROLLER/SELECTOR CHANNEL
DEVICE CONTROLLERS
CTL
Bus Pr ior i ty
OPERATING ENVIRONMENT
Virtual Memory
Variable-Length Segmentation
Processes
Data Stacks
CPU Registers
CODE SEGMENT REGISTERS
DATA SEGl-1ENT REG! STERS
Basic Table Structures
CODE SEGMENT TABLE AND CODE SEGMEN'I'
vi
EXTENSION
2-1
2-1
2-1
2-2
2-2
2-3
2-3
2-3
2-3
2-3
2-4
2-5
2-6
2-6
2-7
2-7
2-7
2-8
2-9
2-9
2-11
2-12
2-13
2-15
2-15

CONTENTS (continued)
SECTION II (CaNT)
Paragraph
Page
..........
·........
2-16
2-16
2-22
2-27
2-27
2-28
2-28
2-28
2-28
2-30
2-30
2-30
2-30
2-30
2-30
2-30
2-30
2-30
2-31
2-31
2-32
2-34
2-35
2-35
2-36
2-38
2-38
2-38
2-38
2-40
2-40
2-40
2-41
2-41
2-41
2-42
2-42
2-42
2-42
2-43
2-45
2-45
2--45
2-45
2-45
2-45
2-46
2-46
2-49
2-50
2-50
, ..
..
..
.
...
...
....
.....
...
....
.....
. ..
. ..
. ..
.......
·....
·.......
.....
........
.....
...
.....
...
..........
.......
.....
...
.....
.........
DA'rA SEGHENT TABLE
Code Segment Linkage
Stack Operation ••••••
INSTRUCTION AND STAlJ:IUS WORD FORMATS •••••
Instruction Formats ••••••••••••
GENERAL FORttJA'Il
STACK OP •••••••
SHIFT
BRANCH
BIT 'I1EST
MOVE •••••
SPECIAL
IMMEDIATE
FIELD
REGISTER
CONTROL
PROGRAM CON'I'ROL
I/O AND INTERRUPT
LOOP CONTROL
MEMORY ADDRESS
Status Word Format
Condi tion Codes
OPERATING MODES
ADDRESSING CONVENTIONS
Memory Addressing
Indirect Addressing
CODE INDIRECT
DATA INDIRECT
Indexing ••••••••
CODE INDEXING
DATA INDEXING •••••
Byte Addres sing ••••••
DIRECT BYTE ADDRESSING
DIRECT, INDEXED BYTE ADDRESSING
INDIRECT BYTE ADDRESSING •••••••
INDIRECT, INDEXED BYTE ADDRESSING
Double-Word Indexing
Accessing DB- Area
WORD ADDRESSING
BYTE ADDRESSING ••••••
Bounds Checking •••••••••
PROGRAM TRANSFER LIMIT
PROGRAM REFERENCE LIMITS ••••
DATA REFERENCE LIMITS
STACK OVERFLOW LIMIT •••
STACK UNDERFLOW LIMIT
CPU OVERVIEW
Pipel ines
DATA PIP EL IN E
MICROCODE PIPELINE
CPU Component Descriptions
N I R ••••••••••••••••••••
vii

CONTENTS (continued)
SECTION II (CONT)
.................................................
2-50
2-51
2-51
2-51
2-52
2-52
2-52
2-53
2-53
2-54
2-55
2-55
2-55
2-55
2-55
2-55
2-55
2-55
2-56
2-56
2-57
2-57
2-57
2-57
2-57
2-57
2-57
2-58
2-58
2-58
2-58
2-58
2-58
2-58
2-58
2-59
2-59
2-59
2-59
2-59
2-60
2-60
2-60
2-60
2-60
2-60
2-60
2-60
2-60
2-60
2-61
Page
....
· .
·...........
·.....
......
..............
.................
.........
....................
..
.....,....
...
.....
...
CIR
CMUX AND Cr.1UX CON'rROL
MAPPER AND MAPPER CONTROL
LUT ROM ••••••••••••••••••
VBUS MUX AND VBUS CONTROL
.RA.R ••••••••••••••••••
SAVE REGISTER
ROM ••••••••••
RORI AND ROR2 ••••••••••
Microcode Jumps
S-Bus Fie Id Decoder (S)
Store Field Decoder (STORE)
Function Field Decoder (FCN)
Skip Field Decoder (SKIP) ••••••••
Shift Field Decoder (SHIFT) •••••
Special Field Decoder (SP)
MCU Option Field Decoder (MeU)
R-Bus Field Decoder (R)
PROCESSOR REGISTERS
Renamer Logic •••••••
TO S Re gis te r s •••••••
Index Reg iste r (X) ••
Stack Limit Register (Z)
Program Limit Register (PL)
Scratch Pad 0 Register (SPO)
Scratch Pad 1 Register (SPl)
S ta c k Re g i s te r (S R) ,
Program Base Register (PB)
Data Limit Register (DL)
Stac kMemory Register (8M)
Data Base Register (DB)
Q Re gis te r (Q )
Scratch Pad 2 Register (SP2)
Scratch Pad 3 Register (SP3) •••••
Proces s Clock Regi ste r (PCLOC K)
Program Cbunter Register (P) •••••••••••••••••
Operand Register (OPND)
Status Register (STA)
Counte rReg iste r (CNTR)
OVERFLOW FLIP-FLOP (OVFL)
CARRY FLIP-FLOP (CRRY)
CONDITION CODE LOGIC (CCO AND CCl) ••••
PRE-ADDER •••••
R-BUS REGISTER ••••
S-BUS REGISTER ••••
ALU •••••••••••
SHIFTER ••••••••••••••••
DE CI MAL CORRE CTOR •••••••••••••••••••••
ADDRESS COMPUTER OUTPUT REGISTER (ACOR)
DATA COMPUTER OUTPUT REGISTER (DCOR) ••
INTERRUPT STATUS REGISTER 1(CPXl) ••••••••••••••
Paragraph
viii

CONTENTS (continued)
SECTION II (CONT)
Paragraph Page
..............
..............
INTERRUPT STATUS REGIS'I'ER 2(CPX2) ••••••••••••••••••
CPU Servicing Information ••••••••••••
READ-ONLY MEMORY (ROM) PCA ••••••••
SKIP AND SPECIAL FIELD (SSF) PCA
S-BUS PCA ••••••••••••••••••••••••••
CURRENT INSTRUCTION REGISTER (CIR) PCA ••••••••••••••
2-61
2-61
2-61
2-62
2-63
2-64
SECTION III - SYSTEM VERIFICATION AND TROUBLESHOOTING
Paragraph Page
. .
......................................
...... .. ..............................
............................................
3-1
3-1
3-1
3-1
3-2
3-2
3-2
3-4
3-6
3-6
3-23
3-24
3-25
3-26
3-26
3-26
3-26
3-26
3-28
DIAGNOSTIC AND VERIFICATION PROGRAMS ••••.•••••••••••••••••
On-Line Verification Programs ••••••••••••••••••••••••
Stand-Alone Diagnostic Programs ••••••••••••••••••••••
Microdiagnostics •••••••••••••••••••••••••••••••••••••
SLEu'rH 3000
SYSTEM TROUBLESHOOTING AND REPAIR •••••••••••••••••••••••••
SYSTEM CONTROL Ph~EL
MAINTENANCE PANEL
Switch/Lamp Identification and Description ••••••••••
Op era t i ng Pre ca uti on s ••••••••••••••••••••••••••••••••••
Preparation For Use ••••••••••••••••••••••••••••••••
General Operating Method •••••••••••••••••••••••••••
Using Maintenance Panel and System Gbntrol Panel
Stack Register Loading •••••••••••••••••••••••••••••
CPU Register Displays ••••••••••••••••••••••••••••••••••
General-Use Di splay .
Ma intenance Panel Tes t •••••••••••••••••••••••••••••••••
LAMP TEST •••••••••••••••••••••••••••
SW ITCH TEST •••••••••••••••••••••••••
SECTION IV - MACHINE INSTRUCTIONS AND STACK OPERATIONS
Paragr aph Page
...................................
......................................
.................... ...................
............................................
4-1
4-1
4-3
4-3
4-3
4-3
4-10
4-11
4-12
4-13
4-13
4-14
4-15
4-17
......................................
INSTRU CTION DECODING
TRAPS
AND INTERRUPTS
CONDITION
CODE
INSTIU CTION FORMATS
INSTRU CTION DEF INITIONS
Stack Op Instructions ••••••••••••••••••••••••••••••••••
Shift Instructions •••••••••••••••••••••••••••••••••••••
Branch Instr uctions ••••••••••••••••••••••••••••••••••••
lvbve Instructions ••••••••••••••••••••••••••••••••••••••
Privileged Memory Reference Instructions •••••••••••••••
Immed ia te In s tr uct ions •••••••••••••••••••••••••••••••••
Register Control Instructions ••••••••••••••••••••••••••
Program Control and Special Instructions •••••••••••••••
I/O Instructions •••••••••••••••••••••••••••••••••••••••
ix

CONTENTS (continued)
SECTION IV (CONT)
Paragraph
Memory Address Instructions
Instruction Commentary
STACK OPERATION EXAMPLES
Basic Ar ithme tic
Procedure Calls
Re cur s ion ••••••
MAIN PROGRAM CALL
TEST FOR ZERO
FIRST RECURSIVE CALL
SUCCESSIVE RECURSIONS
FIRST EXIT •••••••••••
FIRST RECURSIVE EXIT •••
SUCCESSIVE EXITS •••••
........
..............
...
....
...
Page
4-19
4-21
4-37
4-37
4-39
4-43
4-46
4-46
4-46
4-46
4-48
4-48
4-48
SECTION V
SYSTEM MICROCODE
....
Page
5-1
5-1
5-2
5-2
5-2
5-3
5-3
5-3
5-4
5-5
5-5
5-5
5-5
5-5
5-5
5-5
5-5
...
....
....
· .
·....
·....
·.....
.......
.......
...
...
...
.....
...
GENERAL INFORMATION •••••••
Stack Element Locations
PUSH •••
POP
QUP
QDWN
Reading Microprogram Listings
MI CROINSTRU CTION DESCRIPTIONS
R-Bus Field
S-Bus Field
Function Fie ld
Shift Field
Store Field
Special Fie ld
MCU Option Field ••
Skip Field
MICRODIAGNOSTICS
Paragr aph
SECTION VI - MODULE CON'rROL UNIT/MAIN MEMORY OVERVIEW
Paragraph
Page
.........................
MCU OPERATIONS
Fetch Next Instruction Operations
CPU ADDRESS TRANSMIT ••••••••
MEMORY RECEIVE AND TRANSMIT
CPU RECEIVE •••••••••••••
Fetch An Operand Operations
CPU ADDRESS TRANSMIT
MEMORY RECEIVE AND TRANSMIT
CPU RECE IVE •••••••••••••••••
.....
..
6-1
6-1
6-1
6-3
6-5
6-5
6-5
6-5
6-5
x

CONTENTS (continued)
SECTION VI
(CONT)
...........
.............
6-6
6-6
6-6
6-6
6-6
6-6
6-8
6-8
6-8
6-8
6-9
6-9
6-9
6-9
6-9
6-11
6-11
6-11
6-12
6-12
6-12
6-12
6-12
6-13
6-13
6-14
6-14
6-14
6-14
6-17
6-21
6-21
6-21
6-21
6-23
6-24
6-26
6-27
6-27
6-28
6-29
Page
..
....
......
....
..........
.....
.. "
........
......
Store An Operand Operations
CPU ADDRESS TRANSMIT
MEMORY RECEIVE
CPU DATA TRANSMIT
MEMORY RECEIVE
Command A
Module
MCU SERVICING INFORMATION
ENABLE •••••
READY ••••••
CPU NUMBER
CPU MODULE NUMBER
MCU RESET
MAl N MEMORY
Memory PCA Interfacing
CTL BUS
lOP BUS
FAULT LOGGING INTERFACE BUS
POWER BUS •••••••••••
l\-lemory PCA Des cr ip tion s
SMA PCA
MeL PCA
FLI PCA
Memory Operations
READ
WRITE
NOP
FAULT CORRECTION AND ERROR LOGGING ••
Memory Servicing Information ••••••••••
FAULT CORRECTION •••••••••••••••••
MEMORY ERROR LOGGING FACILITY
Ou t pu t ••••••••••••••••••••
Errors •••••••••••••••••••••
Obtaining Memory Errors Copy
FLI PCA PROGRAMMING
TIO Command
CIO Command
WIO Command
RIO
Command
SMA PCA SERVICING ••••••
MCL PCA SERVICING
FLI PCA SERVICING
Paragr aph
SECTION VI I
I/O SYSTEM
Paragraph
INTRODUCTION ••••••••••
FILE SYSTEM OPERATION
DEFINITION OF TERMS
I/O INS11 RU CTI ONS
...
Page
7-1
7-2
7-3
7-6
xi

CONTENTS (continued)
SECTION VII (CONT)
Paragraph Page
·...............................
·.............................
·.....................
·.....................
7-7
7-9
7-12
7-13
7-14
7-14
7-14
7-15
7-15
7-16
7-18
7-18
7-18
7-18
7-18
7-18
7-19
7-19
7-19
7-20
7-22
7-23
7-23
7-24
7-24
7-25
7-26
7-28
7-28
7-28
7-30
7-32
7-32
7-33
7-33
7-34
7-34
7-34
7-35
7-35
7-35
7-35
7-36
7-36
7-38
7-40
7-42
7-42
7-42
7-43
7-43
• •
..
·...
·...
· ...
·.
·.
·.
·
.-
·.
·.
·.
·.
·...
·.
·.
·.
·.
·.
·.
·.
.....
...
·..
·....
·..
......
....
....
.......
.....
.....
..
·........
·.
·.
· .
..
...
·....
·...........
· ..
...
..............
............
.......
.......
...
·.....
·..
· ..
· ..
· ..
· ..
· ..
·.
·
..
· ..
· ..
· ..
· ..
· ..
· ..
· ..
· ..
· ..
· ..
............
....
·.
·....
·................
·....
......
..
·.......
·....
·..........
·.
· .
·..........
....
...
...
..
.............
....
...
.....
...
·.........
·.....
·.................
·
..
· ...
· ...
·........
·.
.......
.......
·.....
·....
·.......
.............
...
·.................
·.........
...
..........
...
GENERAL I/O OPERATION •••••••••••••••
DIRECT I/O OPERATION
Direct Read •••••••
Direct Write •••••••••••
BLOCKED!ONBLOCKED I/O
Blocked I/O
Unblocked I/O
I/O
HARDWARE ELEMENlrS •••
I/O Processor
I/O COMMAND ••
lOP CONTROL
INTERRUPT CONTROL
INT DEVNO ••••••••
DATA OUTPUT REGISTERS
DATA INPUT REGISTERS
Module Control Unit
MUltiplexer Channel
Selector Channel
I/O SYSTEM FUNCTIONAL OPERATION •••
I/O Priorities
I/O Data Routes
I/O Transfer Modes
DIRECT I/O
PROGRAMMED I/O ••••
I/O Progr am vord
Typical I/O Program Operation ••••••••
MUltiplexer Channel Transfers
Selector Channel Transfers
Multiplexer Channel Operations
INITIALIZE ••••••
DRT FETCH
I/O PROGRAM WORD TRANSFERS
IOCW Fetch
IOAW Fetch ••
IOAW Store
Next Operation •••
DATA TRANSFERS
Address Transfer
Output rrr ansfer
Input Transfer
End Of Transfer By vord Count
End Of Transfer By Device ••••••••••
Selector Channel and Port Controller Operations
PORT CONTROLLER •••
INITIATOR SEQUENCE
FETCH SEQUENCE
EXECUTE SEQUENCES •••••••••••
Sense ••••••••
Interrupt ••••••
Jump •••••••••
Control ••
xii

CONTENTS (continued)
SECTION VII (CONT)
Paragraph Page
7-43
7-43
7-44
7-45
7-46
7-46
7-46
7-46
7-46
7-46
7-46
7-47
7-48
7-48
7-48
7-48
7-48
7-48
7-48
7-48
·.
·.
·.
..
..
...
...
..
·
..
. ..
.....
...
.....
...
· ..
· ...
· .
·................
......
.....
........
.......
. ..
Set Bank •••••••
Read ••••••••••
Return Res idue
Write ••••••••••
End ••••••••••••
I/O SYSTEM SERVICING INFORMATION
lOP PCA Servicing
ENAB LE /0 I SAB LE
MEMORY SIZE •••••••••••••••••
MEMORY INTERLEAVING
Selector Channel Maintenance Board PCA •••••
Multiplexer Channel PCA Servicing •••••••
Port Controller PCA Servicing •••• • ••••••••••••••
Selector Channel Servicing ••••••••••••••••••••••
SELECTOR CHANNEL REGISTER PCA
Port Controller Channel Number
Memory Size ••••••••••••••
Memory Interleaving ••••••
SELECTOR CHANNEL CONTROL PCA •••••
SELECTOR CHANNEL SEQUENCER PCA
SECTION VIII -INTERRUPT SYSTEM
Paragraph Page
.............................
................................
.......................................
....................................
8-1
8-1
8-3
8-5
8-6
8-7
8-8
8-8
8-8
8-8
8-9
8-13
8-14
8-14
8-14
8-14
8-14
8-14
8-14
8-15
8-15
8-15
8-15
8-15
8-15
• •
·.
·.
·.
• • • •
. ...
.....
·.
·.
·
..
· ..
.........
·.
· ..
......
...
...........
............
·.
· ...
· ..
·.
·.
• • • • • • • • • • ••••
.................
· ....
·..
·..
·
..
· ..
·.....
·..................
·...........
...
......
..
..................
...
........
......
.......
....
......
..........
.......................................
INTRODUCTION •••••••••••••
INTERRUPT SYSTEM OVERVIEW •••••••
INTERRUPT CONTROL STACK
INTERRUPT TYPES •••••••
External Interrupts
ICS Internal Interrupts ••••••••
Non-ICS Internal Interrupts
EXTERNAL INTERRUPT PROCESSING •••••
Interrupt Priorities •••••
Interrupt Program Pointer
Sequence Of Operations
INTERNAL INTERRUPT PROCESSING ••••••
General Descriptions ••••••••••••••••••
BOUNDS VIOLATION ••••••••••••
ILLEGAL MEMORY ADDRESS
NON-RESPONDING MODULE
SYSTEM PARITY ERROR ••
ADDRESS PARITY ERROR
DATA PARITY ERROR ••••••••••••••••••••••••
MODULE INTERRUPT
POWER FAIL •••••••••••••••••••••••
UNIMPLEMENTED INSTRUCTION •••••••••••••
STT VIOLATION
CST VIOLATION
DST VIOLATION •••••••••••••••••••••••
xiii

CONTENTS (continued)
SECTION VIII (CONT)
Paragraph Page
........................
.............................
COUNT OVERFLOW ••••••••••••••••••••••••••
........................
8-15
8-16
8-16
8-16
8-16
8-16
8-17
8-17
8-17
8-17
8-17
8-17
8-17
8-17
8-17
8-17
8-17
8-17
8-17
8-18
8-18
8-18
8-18
8-19
8-21
8-23
8-23
8-23
8-24
8-24
..
..
...
..
..
· .
·.
·.
·.
·.
·.
·.....
. .
·.
·.....
·.....
.........
· ..
·..
·
..
...
...........................
............................
......
.......
................................
STACK UNDERFLOW ••••••••••
PRIVILEGED MODE VIOLATION
STACK OVERFLOW •••••••.•••••••••••••••••••
INTEGER OVERFLOW ••••••••••••
FLOATING-POINT OVERFLOW
FLOATING-POINT UNDERFLOW •••••••••
INTEGER DIVIDE BY ZERO
FLOATING-POINT DIVIDE BY ZERO ••••••••••••••••••
EXTENDED PRECISION FLOATING-POINT OVERFLOW ••••••••••
EXTENDED PRECISION FLOATING-POINT UNDERFLOW •••••••••
EXTENDED PRECISION FLOATING-POINT DIVIDE BY ZERO
DECIMAL OVERFLOW ••••••
INVALID ASCII DIGIT
INVALID DECIMAL DIGIT •••••••
INVALID WORD COUNT ••••••••••••
RESULT wORD
DECIMAL DIVIDE BY ZERO •••••••••••
ABSENT CODE SEGMENT
TRACE •••••••••••••••
STT ENTRY UNCALLABLE
ABSENT DATA SEGf\1ENT
POWER ON •••••••••••••••
COLD LOAD
Sequence For ICS-Type Interrupts
Sequence For Non-ICS Type Interrupts ••••••••
INTERRUPT HANDLER •••••••••••••••••••••••••••
DISP Instruction ••••••••••••••••••••••••• • ••
Pseudo Enabling/Disabling The Dispatcher •••••••••••
IXIT Instruction •••••••••••••••••••••••••••••••••
INTERRUPT SYSTEM SERVICING INFORMATION ••••••••••••••••
SECTION IX - HP 3242lA SERIES III POWER SUPPLIES
Paragr aph Page
... ~ .........................
..................................
..............................................
9-1
9-1
9-1
9-4
9-4
9-4
9-4
9-4
9-4
9-5
9-5
9-6
9-8
9-9
9-9
·....
·....
·....
·.........
..·················
··········•····..···
···············
············
·····..···
············ ··•.
......................
.....
INTRODUCTION
HP 303l0A OPERATION •••••
Primary Power Circuit ••••••••••
Preregulator A9 ••••••••••••••
Preregulator Control Al ••••••••
Inverter A7 ••••••••••••••••••••
Inverter Driver A2 •••••••••••••
Full-Wave Rectifiers and Filters
20-Volt Regulators •••••••••••••••••••••••••••••••••••••
Current Limiter A4 •••••••••••••••• • •••••••••
Voltage Protection and Control AS •••••••••••••••
HP 303l0A SERVICING INFORMATION
Preventive Maintenance ••••••
HP 303l0A Adjustments
PREREGULATOR ADJUSTMENT
xiv

CONTENTS (continued)
SECTION IX (CONT)
Paragraph Page
• • • • • • • • • • • • • • • • • • • • • • • G • • • • • • • • • •
......................
...................................
..................................
9-10
9-10
9-11
9-11
9-14
9-15
9-15
9-16
9-16
9-16
9-18
9-19
9-19
9-19
9-20
9-20
9-20
9-21
9-22
9-22
9-22
9-24
9-24
.................................
.................................
...................................
........................................
20-VOLT ADJUSTMENT
VOLTAGE PROTECT PCA ADJUSTMENT ••••••••••••••••••••••
HP 30310A Troubleshooting ••••••••••••••••••••••••••
3031lA OPERATION
3031lA SERVICING INFORMATION •••••••••••••••••••••••••••
Pre vent i ve Ma intenance
VOLATGE CHECKS ••••••••••••••••••••••••••••••••••••••
BATTERY TEST
HP 3031lA Adjustments
BATTERY (FLOAT) VOLTAGE ADJUSTMENT ••••••••••••••
+12 VOLT ADJUSTMENT
+5.00 VOLT INTERNAL REFERENCE ADJUSTMENT ••••••••••••
Replacement Procedures
POWER SUPPLY REPLACEMENT ••••••••••••••••••••••••••••
BATTERY PACK REPLACEMENT ••••••••••••••••••••••••
CONTROL PCA REPLACEMENT •••••••••••••••••••••••••
MOTHERBOARD PCA RE PLACEMEN'J.1 •••••••••••••••••••••••••
30312A OPERATION
Overcurrent Protection •••••••••••••••••••••••••••••
Undervoltage Protection ••••••••••••••••••••••••••••••
Power Failures •••••••••••••••••••••••••••••••••••••••
Dc Enab Ie ••••••••••••••••••••••••••••••••••••••••••••
30312A SERVICING INFORMATION
HP
HP
HP
HP
SECTION X - HP 32435A SERIES I I I POWER SUPPLIES
Paragraph Page
....................................
..................................
............................................INTRODUCTION
POw""ER SUPPLY TROUBLESHOOTING
POWER SUPPLY ADJUSTMENTS
REPAI RAND REPLACEMEN'r ............................
10-1
10-1
10-3
10-5
SECTION XI - SYSTEM INSTALLATION
Paragraph Page
PART 1
HP 32421A SERIES III CO~1PUTER SYSTEM INSTALLATION
EQUIPMENT
BAY INSTALLATION ••••••••••••••••••••••••••••••••
Power Distribution unit ••••••••••••••••••••••••••••••••
Powe rCont r 01 Un it •••••••••••••••••••••••••••••••••••••
Powe rCon tr 01 Mod u1e •••••••••••••••••••••••••••••••••••
Bus Cable Connections ••••••••••••••••••••••••••••••••••
Interrupt Poll, Data Poll, and MCU Clock Connections
PERI PHERAL DEVI CE I NST AL LAT I ON ••••••••••••••••••••••••••••
NEW INSTALLATION TURN-ON ••••••••••••••••••••••••••••••••
SYSTEM VOLTAGE ADJUSTMENTS ••••••••••••••••••••••••••••••••
11-1
11-2
11-5
11-8
11-9
11-9
11-11
11-11
11-12
xv

CONTENTS (continued)
SECTION XI (CONT)
Paragraph
SYSrEM VERIFICA'I'ION
.......................................
Page
11-14
PART 2
HP32435A SERIES III COMPUTER SYSTEM INSTALLATION
EQUIPMEN1' BAY INSTALLATION •••••••••••••••••••••••••••••••
Isolation Transformer Strapping .•..•.•..••••••••••••••
Cable Connections ••••••••••••••••••••••••••••••••••.••
PERIPHERAL DEVICE INS'rALLATION •••••••••••••••••••••••••••
NEW INSTALLATION 'rURN-oN •••••••••••••••••••••••••••••••••
SYS'rEM VOLTAGE CHECKS ••••••••••••••••••••••••••••••••••••
SYSTEM VERIFICATION ••••••••••••••••••••••••••••••••••••••
xvi
11-15
11-15
11-18
11-18
11-18
11-19
11-19

Title
ILLUSTRATIONS I
Page
HP 3000 Se r ies I I I Comp ute r Sys tern Software ••••••••••••••
HP 3242lA Series III Computer System, 2-Bay Model ••••••••
HP 3242lA Series III Computer System, 3-Bay Model ••••••••
HP 32435A Series III Computer System, I-Bay Model ••••••••
HP 32435A Series III Computer System, 2-Bay Model ••••••••
HP 3000 Series III Computer System Hard\llare Organization
CTL Bus Priority Number Assignments ••••••••••••••••••••••
Typ i ca 1 Da ta St a c k •••••••••••••••••••••••••••••••••••••••
CPU Segment Pointer Registers ••••••••••••••••••••••••••••
Basic Data Str uctures ••••••••••••••••••••••••••••••••••••
Formats Associated With Code Segments ••••••••••••••••••••
Data Segment Table Entry Format ••••••••••••••••••••••••••
Code Segment Linkage •••••••••••••••••••••••••••••••••••••
CPU Registers and Stack Basic Operations •••••••••••••••••
CPU TOB Registers ••••••••••••••••••••••••••••••••••••••••
Stac k Ma. rk Ch a in. • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
Standard Stack Marker Format •••••••••••••••••••••••••••••
Ins t r uc t ion G roup s •••••••••••••••••••••••••••••••••••••••
Memory Addressing ~des ••••••••••••••••••••••••••••••••••
Indirect Addressing Examples •••••••••••••••••••••••••••••
Indexing Examples ••••••••••••••••••••••••••••••••••••••••
By te Addre s si ng Ex amp les •••••••••••••••••••••••••••••••••
Accessing DB- Area •••••••••••••••••••••••••••••••••••••••
Addre s sing and Stac kBo und s ••••••••••••••••••••••••••••••
CPU Simplified Logic Diagram •••••••••••••••••••••••••••••
ROM PCA Jumper Locations •••••••••••••••••••••••••••••••••
SSF PCAJumper Locations •••••••••••••••••••••••••••••••••
S-Bus PCA Switch Locations •••••••••••••••••••••••••••••••
crR PCA Jumper Locations •••••••••••••••••••••••••••••••••
System Control Panel •••••••••••••••••••••••••••••••••••••
1-1a. in te nan ce Pa ne 1 ••••••••••••••••••••••••••••••••••••••••
1-1a.intenance Panel I/O Overlay ••••••••••••••••••••••••••••
Maintenance Panel Operating Connections ••••••••••••••••••
Sw itch Tes tLamp Ind i ca t ions •••••••••••••••••••••••••••••
Sub -opcode 00 Forma ts ••••••••••••••••••••••••••••••••••••
Sub-opcode 01 Formats ••••••••••••••••••••••••••••••••••••
Sub -opcode 02 Forma ts ••••••••••••••••••••••••••••••••••••
Sub -opcode 03 Forma ts ••••••••••••••••••••••••••••••••••••
Sub-Opcode 04 thru 17 Formats ••••••••••••••••••••••••••••
Dele ting A High Order Word •••••••••••••••••••••••••••••••
Single Vbrd Shifts •••••••••••••••••••••••••••••••••••••••
Indirect Branch Via Stack ••••••••••••••••••••••••••••••••
Mo ve Ex amp les ••••••••••••••••••••••••••••••••••••••••••••
Subroutine Call and Exit •••••••••••••••••••••••••••••••••
PCAL Instruction Flowchart •••••••••••••••••••••••••••••••
EXIT Instruction Flowchart •••••••••••••••••••••••••••••••
xvii
1-5
1-6
1-6
1-7
1-7
2-2
2-8
2-10
2-13
2-17
2-18
2-19
2-20
2-23
2-24
2-25
2-28
2-29
2-36
2-37
2-39
2-41
2-43
2-44
2-47
2-62
2-63
2-65
2-66
3-3
3-5
3-24
3-25
3-29
4-4
4-5
4-6
4-7
4-8
4-21
4-23
4-24
4-25
4-27
4-29
4-31

...........................................
ILLUSTRATIONS (continued)
Title
IXIT Instruction Flowchart •••••••••••••••••••••••••••••••
I/O Order Pairs ••••••••••••••••••••••••••••••••••••••••••
Basic Arithmetic Stack Operations ••••••••••••••••••••••••
Declaring and Calling A Procedure ••••••••••••••••••••••••
Executing A Simple Procedure •••••••••••••••••••••••••••••
Recursive Program ••••••••••••••••••••••••••••••••••••••••
Recursive Procedure Flowchart ••••••••••••••••••••••••••••
Stack Operations During Recursive Calls ••••••••••••••••••
Stac k Ope ra t ions Dur ing IE cur s i ve Exi ts ••••••••••••••••••
Microinstruction Summary •••••••••••••••••••••••••••••••••
MCU Simplified Logic Diagram •••••••••••••••••••••••••••••
Memory ~bdule Simplified Logic Diagram •••••••••••••••••••
MCU PCA Jumper Locations •••••••••••••••••••••••••••••••••
Memory Module Interface Diagram ••••••••••••••••••••••••••
S~~ PCA Chip Arrangement •••••••••••••••••••••••••••••••••
Err 0r Co r re ct ion Codes •••••••••••••••••••••••••••••••••••
Decode of HOI through H05 ••••••••••••••••••••••••••••••••
MEMLOGAN Table
Typical MEMLOGAN Printout ••••••••••••••••••••••••••••••••
TIO Word Format ••••••••••••••••••••••••••••••••••••••••••
CIO Word Format •••••••••••••.••••••••••••••••••••••••••••
WIO Wo rd Format ••••••••••••••••••••••••••••••••••••••••••
RIO Word Format ••••••••••••••••••••••••••••••••••••••••••
SNA PCA Switch Locat.ion ••••••••••••••••••••••••••••••••••
MeL PCA Switch Locations •••••••••• • ••••••••••••••••••
Basic I/O Access Methods •••••••••• • ••••••••••••••••••
File System Basic Operation ••••••••••••••••••••••••••••••
I/O System Fundamental Elements ••••••••••••••••••••••••••
Device Reference Table •••••••••••••••••••••••••••••••••••
I/O System Overview ••••••••••••••••••••••••••••••••••••••
Di re c t Read For Te rm inal De vi ces •••••••••••••••••••••••••
Direct Wr ite For TerJTl i.nal Devices ••••••••••••••••••••••••
Blocked and Unblocked I/O ••••••••••••••••••••••••••••••••
I/O Hardware Elements ••••••••••••••••••••••••••••••••••••
lOP Simplified Logic Diagram •••••••••••••••••••••••••••••
Interrupt Poll and Data Poll •••••••••••••••••••••••••••••
I/O Data Ro ute s ••••••••••••••••••••••••••••••••••••••••••
I/O Program Operation ••••••••••••••••••••••••••••••••••••
Multiplexer and Selector Channel Comparisons •••••••••••••
Mul tiplexer Channel and Device COntroller Simplified
Log ic Diagr am •••••••••••••••••••••••••••••••••••••••••
Multiplexer Channel Simplified Logic Diagram •••••••••••••
Port Controller Simplified Logic Diagram •••••••••••••••••
Selector Channel and Device Cont.roller Simplified
Log ic Diagr am •••••••••••••••••••••••••••••••••••••••••
Selector Channel Simplified Logic Diagram ••••••••••••••••
lOP PCA Jumper and Sw itch IDea tions ••••••••••••••••••••••
MUltiplexer Channel PCA Jumper IDeations •••••••••••••••••
Selector Channel Register PCA Jumper /Switch Locations ••••
ICS Dispatcher Marker ••••••••••••••••••••••••••••••••••••
Interrupt System Overview ••••••••••••••••••••••••••••••••
Fi rst Leve 1 Ex te r nal In te r r up t •••••••••••••••••••••••••••
Second Level Int.errupt or Dispatcher Interrupted ••••••
xviii
Page
4-34
4-36
4-38
4-40
4-42
4-44
4-45
4-47
4-49
5-4
6-2
6-4
6-9
6-10
6-13
6-15
6-16
6-22
6-23
6-24
6-25
6-26
6-27
6-28
6-29
7-2
7-3
7-4
7-6
7-8
7-10
7-11
7-15
7-16
7-17
7-21
7-22
7-26
7-27
7-29
7-31
7-37
7-39
7-41
7-47
7-49
7-50
8-4
8-5
8-10
8-11

Title
ILLUSTRATIONS (continued)
Page
ICS-Type Internal Interrupt ••••••••••••••••••••••••••••••
Non-ICS Type Inte rnal Interr upts •••••••••••••••••••••••••
Interrupt Handler Flowchart ••••••••••••••••••••••••••••••
Power Controls and Indicators ••••••••••••••••••••••••••••
HP 303l0A Power Supply Block Diagram •••••••••••••••••••••
HP 303llA Power Supply Block Diagram •••••••••••••••••••••
Control Board Adjustment Locations •••••••••••••••••••••••
HP 30312A Power Supply Block Diagram •••••••••••••••••••••
Power Supply Control and Display Assembly ••••••••••••••••
PDU Schematic Diagram •••••••••••••••••••••••••••••••••••••
PCU Schematic Diagram •••••••••••••••••••••••••••••••••••••
PCU/PCM Line Filter Connections •••••••••••••••••••••••••••
PCU to PCU/PCM Interconnecting Cable ••••••••••••••••••••••
PCM Schematic Diagram •••••••••••••••••••••••••••••••••••••
Isolation Transformer Strapping Options •••••••••••••••••••
xix
8-20
8-22
8~25
9-2
9-3
9-13
9-17
9-23
10-2
11-4
11-6
11-7
11-7
11-10
11-17

TABLES
Title
HP 3242lA Series III 2-Bay Model PCA Slot Assignments ••••
HP 3242lA Series III 3-Bay Model PCA Slot Assignments ••••
HP 32435A Series III PCA Slot Assignments ••••••••••••••••
Central Processor MOdule Features ••••••••••••••••••••••••
Ma in Memory Con f igur at ions •••••••••••••••••••••••••••••••
Ma chi ne Re gi s te r s ••••••••••••••.••••••••••••••••••••••••••
Reserved Low Main Memory Locations •••••••••••••••••••••••
C ort di t i on Codes ••••••••••••••••••••••••••••••••••••••••••
Bounds Che cks Surnn1ary ••••••••••••••••••••••••••••••••••••
TOS Namer Relationships ••••••••••••••••••••••••••••••••••
Memory Interleaving Switch Configurations ••••••••••••••••
System Control Panel Sw itches and Lamps ••••••••••••••••••
Maintenance Panel Switches and Lamps •••••••••••••••••••••
MPI PCA J3 Pin Connections •••••••••••••••••••••••••••••••
Stack Element Locations ••••••••••••••••••••••••••••••••••
R-Bus Field Code Definitions •••••••••••••••••••••••••••••
S-Bus Field Code Definitions •••••••••••••••••••••••••••••
Function Field Code Definitions ••••••••••••••••••••••••••
Shift Field Code Definitions •••••••••••••••••••••••••••••
Store Fie ld Code Def in it ions •••••••••••••••••••••••••••••
Special Field Code Definitions •••••••••••••••••••••••••••
MCU Option Field Code Definitions ••••••••••••••••••••••••
Skip Field Code Definitions ••••••••••••••••••••••••••••••
Interrupt Types ••••••••••••••••••••••••••••••••••••••••••
HP 303l0A Dc Output Voltages •••••••••••••••••••••••••••••
HP 303llA Power Supply Controls and Indicators •••••••••••
:Dc Ou tpu t Vol tages •••••••••••••••••••••••••••••••••••••••
Float Voltage Versus Temperature •••••••••••••••••••••••••
DC Power Supply Spcifications ••••••••••••••••••••••••••••
DC STATUS/POWER Ind ica tors and Sw itches ••••••••••••••••••
POD Strap Connections at TBI •••••••••••••••••••••••••••••
POD to PCM Co nne ct ions •••••••••••••••••••••••••••••••••••
POD Ac Se rv ice Str ip Wi ring ••••••••••••••••••••••••••••••
HP 303llA Tes t Jac kVol tages •••••••••••••••••••••••••••••
Pr irnary Power Vol tage Tolerances •••••••••••••••••••••••••
System DC Voltage Tolerances •••••••••••••••••••••••••••••
Page
1-8
1-9
1-10
2-5
2-6
2-12
2-16
2-33
2-46
2-56
2-64
3-3
3-7
3-27
5-2
5-6
5-9
5-13
5-24
5-25
5-29
5-34
5-38
8-2
9-9
9-14
9-15
9-18
10-3
10-4
11-3
11-5
11-5
11-14
11-16
11-19