Infineon Technologies XC82x User manual

User’s Manual
V1.0 2010-02
Microcontrollers
8-Bit
XC82x
8-Bit Single-Chip Microcontroller

Edition 2010-02
Published by
Infineon Technologies AG
81726 Munich, Germany
©2010 Infineon Technologies AG
All Rights Reserved.
Legal Disclaimer
The information given in this document shall in no event be regarded as a guarantee of conditions or
characteristics. With respect to any examples or hints given herein, any typical values stated herein and/or any
information regarding the application of the device, Infineon Technologies hereby disclaims any and all warranties
and liabilities of any kind, including without limitation, warranties of non-infringement of intellectual property rights
of any third party.
Information
For further information on technology, delivery terms and conditions and prices, please contact the nearest
Infineon Technologies Office (www.infineon.com).
Warnings
Due to technical requirements, components may contain dangerous substances. For information on the types in
question, please contact the nearest Infineon Technologies Office.
Infineon Technologies components may be used in life-support devices or systems only with the express written
approval of Infineon Technologies, if a failure of such components can reasonably be expected to cause the failure
of that life-support device or system or to affect the safety or effectiveness of that device or system. Life support
devices or systems are intended to be implanted in the human body or to support and/or maintain and sustain
and/or protect human life. If they fail, it is reasonable to assume that the health of the user or other persons may
be endangered.

User’s Manual
V1.0 2010-02
Microcontrollers
8-Bit
XC82x
8-Bit Single-Chip Microcontroller

XC82x
User’s Manual V1.0, 2010-02
XC82x User’s Manual
Revision History: V1.0 2010-02
Previous Versions:
Page Subjects (major changes since last revision)
–
We Listen to Your Comments
Is there any information in this document that you feel is wrong, unclear or missing?
Your feedback will help us to continuously improve the quality of this document.
Please send your proposal (including a reference to this document) to:
mcdocu.commen[email protected]

XC82x
User’s Manual 1-1 V1.0, 2010-02
1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-1 [1]
1.1 XC82x Feature List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-2 [1]
1.2 Pin Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-3 [1]
1.3 Pin Definitions and Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-5 [1]
1.4 Chip Identification Number . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-12 [1]
1.5 Text Conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-13 [1]
1.6 Reserved, Undefined and Unimplemented Terminology . . . . . . . . . . 1-14 [1]
1.7 Acronyms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-14 [1]
2 XC800 Core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-1 [1]
2.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-1 [1]
2.2 XC800 Core Functional Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-1 [1]
2.3 SFRs of the CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3 [1]
2.3.1 Stack Pointer (SP, 81H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3 [1]
2.3.2 Data Pointer (DPTR, 82-3H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3 [1]
2.3.3 Accumulator (ACC, E0H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3 [1]
2.3.4 B Register (F0H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3 [1]
2.3.5 Program Status Word (PSW, D0H) . . . . . . . . . . . . . . . . . . . . . . . . . 2-3 [1]
2.3.6 Extended Operation Register (EO, A2H) . . . . . . . . . . . . . . . . . . . . . 2-5 [1]
2.3.7 Power Control Register (PCON, 87H) . . . . . . . . . . . . . . . . . . . . . . . 2-6 [1]
2.3.8 Interrupt Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-6 [1]
2.4 SFRs of The Core Peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-7 [1]
2.4.1 Timer Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-7 [1]
2.4.2 UART Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-7 [1]
2.5 Instruction Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-8 [1]
3 Memory Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-1 [1]
3.1 Program Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-2 [1]
3.2 Data Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-2 [1]
3.2.1 Internal Data Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-2 [1]
3.2.2 External Data Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-2 [1]
3.3 Memory Protection Strategy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-4 [1]
3.4 Special Function Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-4 [1]
3.4.1 Address Extension by Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-4 [1]
3.4.1.1 System Control Register 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6 [1]
3.4.2 Address Extension by Paging . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-7 [1]
3.4.2.1 Page Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9 [1]
3.4.3 Bit-Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-10 [1]
3.4.4 Bit Protection Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-11 [1]
3.4.5 XC82x Register Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-13 [1]
3.4.5.1 CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-13 [1]
3.4.5.2 MDU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-14 [1]
3.4.5.3 System Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-15 [1]
3.4.5.4 Port Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-18 [1]

XC82x
User’s Manual 1-2 V1.0, 2010-02
3.4.5.5 ADC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-19 [1]
3.4.5.6 LEDSCU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-23 [1]
3.4.5.7 RTC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-24 [1]
3.4.5.8 Timer 2 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-26 [1]
3.4.5.9 CCU6 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-26 [1]
3.4.5.10 SSC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-31 [1]
3.4.5.11 IIC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-31 [1]
3.4.5.12 OCDS Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-32 [1]
4 Flash Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-1 [1]
4.1 Flash Memory Address Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-2 [1]
4.2 Flash Bank Sectorization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-2 [1]
4.3 Wordline Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-5 [1]
4.4 Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-8 [1]
4.5 Error Detection and Correction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-9 [1]
4.5.1 Flash Error Address Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-10 [1]
4.6 In-System Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-11 [1]
4.7 In-Application Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-12 [1]
4.7.1 Flash Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-13 [1]
4.7.1.1 Non-background Flash Program Subroutine . . . . . . . . . . . . . . . 4-13 [1]
4.7.1.2 Background Flash Program Subroutine . . . . . . . . . . . . . . . . . . . 4-13 [1]
4.7.2 Flash Erasing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-13 [1]
4.7.2.1 Non-background Flash Erase Subroutine . . . . . . . . . . . . . . . . . 4-14 [1]
4.7.2.2 Background Flash Erase Subroutine . . . . . . . . . . . . . . . . . . . . . 4-14 [1]
4.7.3 Aborting Background Flash Erase . . . . . . . . . . . . . . . . . . . . . . . . . 4-14 [1]
4.7.4 Flash Read Mode Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-16 [1]
5 Boot and Startup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1 [1]
5.1 User Identification Number . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-2 [1]
5.2 Boot ROM Operating Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-4 [1]
5.2.1 User Mode (Productive) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-4 [1]
5.2.2 User Mode (Diagnostic) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-4 [1]
5.2.3 Boot-Loader Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-4 [1]
5.2.4 OCDS Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-5 [1]
6 UART Boot-Loader . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-1 [1]
6.1 Phase I: Automatic Serial Synchronization to the Host . . . . . . . . . . . . 6-2 [1]
6.1.1 General Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-2 [1]
6.1.2 Calculation of BG and PRE values . . . . . . . . . . . . . . . . . . . . . . . . . 6-3 [1]
6.2 Phase II: Serial Communication Protocol and the Modes . . . . . . . . . . 6-4 [1]
6.2.1 Serial Communication Protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-4 [1]
6.2.1.1 Transfer Block Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-4 [1]
6.2.1.2 Transfer Block Type . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-5 [1]
6.2.1.3 Response codes to the host . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-6 [1]

XC82x
User’s Manual 1-3 V1.0, 2010-02
6.2.2 The Selection of Working Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-8 [1]
6.2.2.1 Receiving the Header Block . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-8 [1]
6.2.2.2 Mode0: Program customer code to XRAM . . . . . . . . . . . . . . . . . 6-9 [1]
6.2.2.3 Mode1: Execute customer code in XRAM . . . . . . . . . . . . . . . . . 6-11 [1]
6.2.2.4 Mode2: Program customer code to FLASH . . . . . . . . . . . . . . . . 6-11 [1]
6.2.2.5 Mode3: Execute customer code in FLASH . . . . . . . . . . . . . . . . 6-13 [1]
6.2.2.6 Mode4: Erase customer code in FLASH sector(s) . . . . . . . . . . 6-13 [1]
6.2.2.7 Mode6: Program 4 bytes of USER_ID . . . . . . . . . . . . . . . . . . . . 6-14 [1]
6.2.2.8 ModeA: Get 4 bytes Information . . . . . . . . . . . . . . . . . . . . . . . . 6-14 [1]
7 System Control Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-1 [1]
7.1 Power Supply System with Embedded Voltage Regulator . . . . . . . . . 7-1 [1]
7.1.1 Reduced Voltage Condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-3 [1]
7.1.2 EVR Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-4 [1]
7.2 Reset Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-6 [1]
7.2.1 Types of Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-6 [1]
7.2.1.1 Power-On Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-6 [1]
7.2.1.2 Watchdog Timer Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-7 [1]
7.2.1.3 Soft Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-7 [1]
7.2.1.4 Power-Down Wake-Up Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-7 [1]
7.2.1.5 Brownout Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-7 [1]
7.2.2 Module Reset Behavior . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-8 [1]
7.2.3 Reset Control Register Description . . . . . . . . . . . . . . . . . . . . . . . . . 7-9 [1]
7.3 Clock System and Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-11 [1]
7.3.1 Oscillator Watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-12 [1]
7.3.2 Loss of Clock Detection and Recovery . . . . . . . . . . . . . . . . . . . . . 7-12 [1]
7.3.3 CCU Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-14 [1]
7.4 Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-16 [1]
7.4.1 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-17 [1]
7.4.1.1 Idle Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-17 [1]
7.4.1.2 Power Down Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-17 [1]
7.4.1.3 Peripheral Clock Management . . . . . . . . . . . . . . . . . . . . . . . . . 7-21 [1]
7.4.2 Power Management Register Description . . . . . . . . . . . . . . . . . . . 7-23 [1]
7.5 SCU Register Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-25 [1]
8 Watchdog Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-1 [1]
8.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-1 [1]
8.2 System Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-2 [1]
8.2.1 Reset effects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-2 [1]
8.2.2 Clocking Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-2 [1]
8.2.3 Interrupt Events and Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-2 [1]
8.2.4 Module Suspend Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-3 [1]
8.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-4 [1]
8.4 Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-7 [1]

XC82x
User’s Manual 1-4 V1.0, 2010-02
8.4.1 Watchdog Timer Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-7 [1]
9 Interrupt System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-1 [1]
9.1 Interrupt Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-1 [1]
9.1.1 Interrupt Source and Vector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-8 [1]
9.1.2 Interrupt Source and Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-9 [1]
9.2 Interrupt Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-10 [1]
9.2.1 Interrupt Structure 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-11 [1]
9.2.2 Interrupt Structure 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-11 [1]
9.3 Interrupt Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-12 [1]
9.4 Interrupt Response Time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-13 [1]
9.5 Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-16 [1]
9.5.1 Interrupt Node Enable Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 9-17 [1]
9.5.2 External Interrupt Control Registers . . . . . . . . . . . . . . . . . . . . . . . 9-20 [1]
9.5.3 Interrupt Flag Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-23 [1]
9.5.4 Interrupt Priority Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-30 [1]
9.6 Interrupt Flag Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-32 [1]
10 Debug System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-1 [1]
10.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-1 [1]
10.1.1 Components of the Debug System . . . . . . . . . . . . . . . . . . . . . . . . 10-1 [1]
10.2 Product Specific Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-2 [1]
10.2.1 Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-2 [1]
10.2.2 Clocking Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-2 [1]
10.2.3 Interrupt Events and Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . 10-2 [1]
10.2.4 Debug Suspend Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-3 [1]
10.2.5 JTAG ID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-4 [1]
10.3 Functional Overview of the Debug System . . . . . . . . . . . . . . . . . . . . 10-5 [1]
10.3.1 Recognizing Debug-events . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-5 [1]
10.3.2 Activating the Monitor Program . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-6 [1]
10.3.3 Debug Suspend Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-7 [1]
10.3.4 Running the Monitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-7 [1]
10.3.5 Returning to the User Program . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-7 [1]
10.3.6 Single Step Execution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-7 [1]
10.4 Breakpoint Generation Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-8 [1]
10.4.1 Generating Hardware Breakpoints . . . . . . . . . . . . . . . . . . . . . . . . 10-8 [1]
10.4.1.1 Breakpoints on Instruction Address . . . . . . . . . . . . . . . . . . . . . . 10-8 [1]
10.4.1.2 Breakpoints on Internal RAM Address . . . . . . . . . . . . . . . . . . . . 10-9 [1]
10.4.1.3 Tracing changes in Break Address . . . . . . . . . . . . . . . . . . . . . 10-10 [1]
10.4.2 Processing External Breaks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-10 [1]
10.4.3 Processing Software Breakpoints . . . . . . . . . . . . . . . . . . . . . . . . 10-10 [1]
10.5 Reactions on Breakpoints without Monitor Entry . . . . . . . . . . . . . . . 10-11 [1]
10.5.1 Triggering a NMI request . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-11 [1]
10.6 NMI Request and Control by OCDS . . . . . . . . . . . . . . . . . . . . . . . . 10-12 [1]

XC82x
User’s Manual 1-5 V1.0, 2010-02
10.6.1 NMI request from OCDS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-12 [1]
10.6.2 General NMI control by OCDS . . . . . . . . . . . . . . . . . . . . . . . . . . 10-13 [1]
10.7 NMI-mode priority over Debug-mode . . . . . . . . . . . . . . . . . . . . . . . 10-13 [1]
10.8 Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-13 [1]
10.8.1 Control and Status Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-15 [1]
10.8.2 Hardware Breakpoint Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 10-16 [1]
10.8.3 Monitor Work Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-19 [1]
11 Parallel Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-1 [1]
11.1 General Port Operation Description . . . . . . . . . . . . . . . . . . . . . . . . . . 11-1 [1]
11.1.1 General Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-5 [1]
11.1.1.1 Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-5 [1]
11.1.1.2 Register Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-6 [1]
11.2 Port 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-12 [1]
11.2.1 Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-12 [1]
11.2.2 Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-17 [1]
11.3 Port 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-22 [1]
11.3.1 Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-23 [1]
11.3.2 Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-26 [1]
11.4 Port 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-30 [1]
11.4.1 Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-31 [1]
11.4.2 Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-33 [1]
12 Multiplication/Division Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-1 [1]
12.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-1 [1]
12.2 System Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-2 [1]
12.2.1 Clocking Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-2 [1]
12.2.2 Interrupt Events and Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . 12-3 [1]
12.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-3 [1]
12.3.1 Division . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-4 [1]
12.3.2 Normalize . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-5 [1]
12.3.3 Shift . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-5 [1]
12.3.4 Multiplication with Single Left Shift . . . . . . . . . . . . . . . . . . . . . . . . 12-5 [1]
12.3.5 Division with Single Right Shift . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-6 [1]
12.3.6 Busy Flag . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-6 [1]
12.3.7 Error Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-6 [1]
12.4 Interrupt Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-7 [1]
12.5 Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-8 [1]
12.5.1 Operand and Result Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 12-10 [1]
12.5.2 Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-12 [1]
12.5.3 Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-14 [1]
13 Timer 0 and Timer 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-1 [1]
13.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-1 [1]

XC82x
User’s Manual 1-6 V1.0, 2010-02
13.2 System Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-1 [1]
13.2.1 Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-1 [1]
13.2.2 Clocking Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-2 [1]
13.2.3 Interrupt Events and Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . 13-2 [1]
13.3 Basic Timer Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-3 [1]
13.4 Timer Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-4 [1]
13.4.1 Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-5 [1]
13.4.2 Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-6 [1]
13.4.3 Mode 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-7 [1]
13.4.4 Mode 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-8 [1]
13.5 Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-9 [1]
13.5.1 Timer 0 and Timer 1 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-9 [1]
14 Timer 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-1 [1]
14.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-1 [1]
14.2 System Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-1 [1]
14.2.1 Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-1 [1]
14.2.2 Clocking Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-3 [1]
14.2.3 Interrupt Events and Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . 14-3 [1]
14.2.4 IP interconnection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-4 [1]
14.2.5 Module Suspend Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-4 [1]
14.3 Basic Timer Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-5 [1]
14.4 Auto-Reload Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-5 [1]
14.4.1 Up/Down Count Disabled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-5 [1]
14.4.2 Up/Down Count Enabled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-6 [1]
14.5 Capture Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-8 [1]
14.6 Count Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-9 [1]
14.7 External Interrupt Function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-10 [1]
14.8 Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-11 [1]
14.8.1 Mode Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-12 [1]
14.8.2 Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-13 [1]
14.8.3 Timer 2 Reload/Capture Register . . . . . . . . . . . . . . . . . . . . . . . . 14-14 [1]
14.8.4 Timer 2 Count Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-15 [1]
15 Real-Time Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-1 [1]
15.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-1 [1]
15.2 System Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-1 [1]
15.2.1 Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-1 [1]
15.2.2 Interrupt Events and Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . 15-1 [1]
15.2.3 Module Suspend Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-2 [1]
15.3 Oscillators . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-2 [1]
15.4 Basic Timer Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-2 [1]
15.5 Real-Time Clock Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-2 [1]
15.5.1 Mode 1: Periodic Wake-up Mode with 75 KHz Oscillator Clock . . 15-3 [1]

XC82x
User’s Manual 1-7 V1.0, 2010-02
15.5.2 Mode 3: Timer Mode with External Clock . . . . . . . . . . . . . . . . . . . 15-4 [1]
15.6 Power Saving Mode Option . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-5 [1]
15.7 Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-6 [1]
15.7.1 Real-Time Clock Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-7 [1]
16 UART . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-1 [1]
16.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-1 [1]
16.2 System Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-1 [1]
16.2.1 Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-1 [1]
16.2.2 Clocking Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-2 [1]
16.2.3 Interrupt Events and Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . 16-3 [1]
16.3 UART Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-3 [1]
16.3.1 Mode 0, 8-Bit Shift Register, Fixed Baud Rate . . . . . . . . . . . . . . . 16-3 [1]
16.3.2 Mode 1, 8-Bit UART, Variable Baud Rate . . . . . . . . . . . . . . . . . . . 16-4 [1]
16.3.3 Mode 2, 9-Bit UART, Fixed Baud Rate . . . . . . . . . . . . . . . . . . . . . 16-6 [1]
16.3.4 Mode 3, 9-Bit UART, Variable Baud Rate . . . . . . . . . . . . . . . . . . . 16-6 [1]
16.4 Multiprocessor Communication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-8 [1]
16.5 Baud Rate Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-9 [1]
16.5.1 Fixed Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-9 [1]
16.5.2 UART Baud-rate Generator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-9 [1]
16.5.3 Timer 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-12 [1]
16.6 LIN Support in UART . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-13 [1]
16.6.1 LIN Protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-13 [1]
16.6.2 LIN Header Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-15 [1]
16.6.2.1 Automatic Synchronization to the Host . . . . . . . . . . . . . . . . . . 16-15 [1]
16.6.2.2 Initialization of Break/Synch Field Detection Logic . . . . . . . . . 16-16 [1]
16.6.2.3 Baud Rate Range Selection . . . . . . . . . . . . . . . . . . . . . . . . . . 16-16 [1]
16.6.2.4 LIN Baud Rate Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-18 [1]
16.7 Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-19 [1]
16.7.1 UART Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-20 [1]
16.7.2 Baud-rate Generator Control and Status Registers . . . . . . . . . . . 16-22 [1]
16.7.3 Baud-rate Generator Timer/Reload Registers . . . . . . . . . . . . . . . 16-24 [1]
17 Inter-IC Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-1 [1]
17.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-1 [1]
17.2 System Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-1 [1]
17.2.1 Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-1 [1]
17.2.1.1 Output Pin Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-2 [1]
17.2.2 Clocking Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-2 [1]
17.2.3 Interrupt Events and Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . 17-3 [1]
17.3 Status Code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-4 [1]
17.4 Baud Rate Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-5 [1]
17.5 Clock Synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-6 [1]
17.6 Bus Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-6 [1]

XC82x
User’s Manual 1-8 V1.0, 2010-02
17.7 Software Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-7 [1]
17.8 Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-7 [1]
17.8.1 Master Transmit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-7 [1]
17.8.2 Master Receive . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-10 [1]
17.8.3 Slave Transmit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-12 [1]
17.8.4 Slave Receive . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-13 [1]
17.9 Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-15 [1]
17.9.1 Slave Address Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-16 [1]
17.9.2 Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-17 [1]
17.9.3 Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-18 [1]
17.9.4 Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-20 [1]
17.9.5 Baud Rate Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-21 [1]
17.9.6 Software Reset Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-21 [1]
18 High-Speed Synchronous Serial Interface . . . . . . . . . . . . . . . . . . 18-1 [1]
18.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-1 [1]
18.2 System Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-2 [1]
18.2.1 Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-2 [1]
18.2.2 Clocking Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-6 [1]
18.2.3 Interrupt Events and Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . 18-7 [1]
18.3 General Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-8 [1]
18.3.1 Operating Mode Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-8 [1]
18.3.2 Full-Duplex Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-10 [1]
18.3.3 Half-Duplex Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-13 [1]
18.3.4 Continuous Transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-14 [1]
18.3.5 Baud Rate Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-15 [1]
18.3.6 Error Detection Mechanisms . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-16 [1]
18.4 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-19 [1]
18.5 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-20 [1]
18.5.1 Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-21 [1]
18.5.2 Baud Rate Timer Reload Register . . . . . . . . . . . . . . . . . . . . . . . . 18-26 [1]
18.5.3 Transmitter Buffer Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-26 [1]
18.5.4 Receiver Buffer Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-27 [1]
19 LED and Touch-Sense Controller . . . . . . . . . . . . . . . . . . . . . . . . . 19-1 [1]
19.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-1 [1]
19.2 System Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-2 [1]
19.2.1 Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-2 [1]
19.2.2 Clocking Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-3 [1]
19.2.3 Interrupt Events and Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . 19-4 [1]
19.2.4 IP Interconnection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-4 [1]
19.2.5 Debug Suspend Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-5 [1]
19.3 Time-Multiplexed LED & Touch-Sense Functions On Pin . . . . . . . . . 19-5 [1]
19.4 LED Driving . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-8 [1]

XC82x
User’s Manual 1-9 V1.0, 2010-02
19.4.1 LED Pin Assignment and Current Capability . . . . . . . . . . . . . . . . 19-10 [1]
19.5 Touchpad Sensing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-11 [1]
19.5.1 Finger Sensing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-13 [1]
19.6 Time-Multiplexed LED and Touch-Sense Function on Pin . . . . . . . 19-14 [1]
19.7 Function Enabling and Control Hints . . . . . . . . . . . . . . . . . . . . . . . . 19-15 [1]
19.8 LEDTSCU Timing Calculations . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-16 [1]
19.9 LEDTSCU Pin Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-18 [1]
19.10 Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-19 [1]
19.11 Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-20 [1]
19.11.1 Global Control and Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-21 [1]
19.11.2 Function Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-24 [1]
20 Capture/Compare Unit 6 (CCU6) . . . . . . . . . . . . . . . . . . . . . . . . . . 20-1 [1]
20.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-1 [1]
20.1.1 Feature Set Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-2 [1]
20.1.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-3 [1]
20.1.3 Register Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-4 [1]
20.2 System Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-8 [1]
20.2.1 Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-8 [1]
20.2.2 Clocking Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-12 [1]
20.2.3 Interrupt Events and Assignment . . . . . . . . . . . . . . . . . . . . . . . . . 20-13 [1]
20.2.4 IP Interconnection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-15 [1]
20.2.5 Module Suspend Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-17 [1]
20.3 Operating Timer T12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-17 [1]
20.3.1 T12 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-19 [1]
20.3.2 T12 Counting Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-21 [1]
20.3.2.1 Clock Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-21 [1]
20.3.2.2 Edge-Aligned / Center-Aligned Mode . . . . . . . . . . . . . . . . . . . 20-21 [1]
20.3.2.3 Single-Shot Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-24 [1]
20.3.3 T12 Compare Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-25 [1]
20.3.3.1 Compare Channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-25 [1]
20.3.3.2 Channel State Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-26 [1]
20.3.3.3 Hysteresis-Like Control Mode . . . . . . . . . . . . . . . . . . . . . . . . . 20-31 [1]
20.3.4 Compare Mode Output Path . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-32 [1]
20.3.4.1 Dead-Time Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-32 [1]
20.3.4.2 State Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-34 [1]
20.3.4.3 Output Modulation and Level Selection . . . . . . . . . . . . . . . . . . 20-35 [1]
20.3.5 T12 Capture Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-37 [1]
20.3.6 T12 Shadow Register Transfer . . . . . . . . . . . . . . . . . . . . . . . . . . 20-41 [1]
20.3.7 Timer T12 Operating Mode Selection . . . . . . . . . . . . . . . . . . . . . 20-42 [1]
20.3.8 T12 related Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-43 [1]
20.3.8.1 T12 Counter Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-43 [1]
20.3.8.2 Period Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-44 [1]

XC82x
User’s Manual 1-10 V1.0, 2010-02
20.3.8.3 Capture/Compare Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 20-46 [1]
20.3.8.4 Capture/Compare Shadow Registers . . . . . . . . . . . . . . . . . . . 20-47 [1]
20.3.8.5 Dead-time Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-49 [1]
20.3.9 Capture/Compare Control Registers . . . . . . . . . . . . . . . . . . . . . . 20-51 [1]
20.3.9.1 Channel State Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-51 [1]
20.3.9.2 T12 Mode Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-55 [1]
20.3.9.3 Timer Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-57 [1]
20.4 Operating Timer T13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-67 [1]
20.4.1 T13 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-67 [1]
20.4.2 T13 Counting Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-70 [1]
20.4.2.1 T13 Counting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-70 [1]
20.4.2.2 Single-Shot Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-71 [1]
20.4.2.3 Synchronization to T12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-72 [1]
20.4.3 T13 Compare Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-74 [1]
20.4.4 Compare Mode Output Path . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-76 [1]
20.4.5 T13 Shadow Register Transfer . . . . . . . . . . . . . . . . . . . . . . . . . . 20-77 [1]
20.4.6 T13 related Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-79 [1]
20.4.6.1 T13 Counter Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-79 [1]
20.4.6.2 Period Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-81 [1]
20.4.6.3 Compare Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-83 [1]
20.4.6.4 Compare Shadow Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-83 [1]
20.5 Trap Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-85 [1]
20.6 Multi-Channel Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-87 [1]
20.7 Hall Sensor Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-90 [1]
20.7.1 Hall Pattern Evaluation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-91 [1]
20.7.2 Hall Pattern Compare Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-93 [1]
20.7.3 Hall Mode Flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-94 [1]
20.7.4 Hall Mode for Brushless DC-Motor Control . . . . . . . . . . . . . . . . . 20-96 [1]
20.8 Modulation Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-98 [1]
20.8.1 Modulation Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-98 [1]
20.8.2 Trap Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-100 [1]
20.8.3 Passive State Level Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-103 [1]
20.8.4 Multi-Channel Mode Registers . . . . . . . . . . . . . . . . . . . . . . . . . 20-104 [1]
20.9 Interrupt Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-110 [1]
20.9.1 Interrupt Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-110 [1]
20.9.2 Interrupt Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-112 [1]
20.9.2.1 Interrupt Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-112 [1]
20.9.2.2 Interrupt Status Set Register . . . . . . . . . . . . . . . . . . . . . . . . . 20-116 [1]
20.9.2.3 Status Reset Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-118 [1]
20.9.2.4 Interrupt Enable Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-120 [1]
20.9.2.5 Interrupt Node Pointer Register . . . . . . . . . . . . . . . . . . . . . . . 20-124 [1]
20.10 General Module Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-126 [1]
20.10.1 Input Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-126 [1]

XC82x
User’s Manual 1-11 V1.0, 2010-02
20.10.2 General Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-127 [1]
20.10.2.1 Port Input Select Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 20-127 [1]
20.11 Register Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-131 [1]
21 Analog to Digital Converter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-1 [1]
21.1 System Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-3 [1]
21.1.1 Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-3 [1]
21.1.2 Clocking Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-3 [1]
21.1.3 Interrupt Events and Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . 21-4 [1]
21.1.4 IP Interconnection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-4 [1]
21.2 Introduction and Basic Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-7 [1]
21.3 Electrical Models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-10 [1]
21.4 Transfer Characteristics and Error Definitions . . . . . . . . . . . . . . . . . 21-12 [1]
21.5 Configuration of General Functions . . . . . . . . . . . . . . . . . . . . . . . . . 21-13 [1]
21.5.1 General Clocking Scheme and Control . . . . . . . . . . . . . . . . . . . . 21-13 [1]
21.6 Conversion Request Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-17 [1]
21.6.1 Channel Scan Request Source Handling . . . . . . . . . . . . . . . . . . 21-19 [1]
21.6.2 Queued Request Source Handling . . . . . . . . . . . . . . . . . . . . . . . 21-25 [1]
21.6.3 Hardware Trigger Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-37 [1]
21.7 Request Source Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-38 [1]
21.7.1 Arbiter Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-40 [1]
21.7.2 Request Source Priority and Conversion Start Mode . . . . . . . . . 21-41 [1]
21.8 Analog Input Channel Configuration . . . . . . . . . . . . . . . . . . . . . . . . 21-45 [1]
21.8.1 Reference Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-45 [1]
21.8.2 Channel Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-48 [1]
21.8.3 Limit Checking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-52 [1]
21.8.4 Alias Feature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-54 [1]
21.8.5 Out of Range Comparator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-57 [1]
21.8.6 Conversion Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-61 [1]
21.8.7 Channel Events and Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . 21-63 [1]
21.9 Conversion Result Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-64 [1]
21.9.1 Storage of Conversion Results . . . . . . . . . . . . . . . . . . . . . . . . . . 21-64 [1]
21.10 Wait-for-Read Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-79 [1]
21.10.1 Result Events and Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-80 [1]
21.10.2 Data Reduction and Filtering . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-80 [1]
21.11 Interrupt Request Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-83 [1]
21.12 Register Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-89 [1]
22 Boot ROM User Routines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-1 [1]
22.1 Flash Bank Read Mode Status Subroutine . . . . . . . . . . . . . . . . . . . . 22-2 [1]
22.2 Get 4 Bytes Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-3 [1]
22.3 Feature Setting Subroutine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-4 [1]
22.4 UART Auto Baud Subroutine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-5 [1]
22.5 UART BSL Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-6 [1]

XC82x
User’s Manual 1-12 V1.0, 2010-02
22.6 Flash Program Subroutine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-7 [1]
22.7 Flash Erase Subroutine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-9 [1]
22.8 Abort Flash Erase Subroutine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-11 [1]
23 ROM Library . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-1 [1]
23.1 Fixed Point ROM Library . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-3 [1]
23.1.1 P Controller Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-3 [1]
23.1.2 PI Controller Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-4 [1]
23.1.3 PT1_24 Controller Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-6 [1]
23.1.4 PT1_32 Controller Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-7 [1]
23.1.5 Clarke Transform Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-8 [1]
23.2 LED and Touch-Sense Controller ROM Library . . . . . . . . . . . . . . . 23-10 [1]
23.2.1 SET_LDLINE_CMP Function (LED and TS) . . . . . . . . . . . . . . . . 23-11 [1]
23.2.1.1 Inputs for SET_LDLINE_CMP Function (LED only) . . . . . . . . 23-13 [1]
23.2.1.2 Inputs for SET_LDLINE_CMP Function (Touch-sense only) . . 23-15 [1]
23.2.1.3 Inputs for SET_LDLINE_CMP Function (LED and TS) . . . . . . 23-17 [1]
23.2.2 FINDTOUCHEDPAD Function (TS) . . . . . . . . . . . . . . . . . . . . . . 23-21 [1]
23.2.2.1 Outputs of Function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-27 [1]
23.2.2.2 Implementation Details of Function . . . . . . . . . . . . . . . . . . . . . 23-30 [1]
23.2.3 Use of the functions in Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . 23-37 [1]
23.3 MDU ROM Library (MATH Function) . . . . . . . . . . . . . . . . . . . . . . . . 23-39 [1]
23.3.1 Integer Multiplication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-39 [1]
23.3.2 Long Multiplication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-40 [1]
23.3.3 Integer Division . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-41 [1]
23.3.4 Long Division . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-42 [1]
23.4 EEPROM Emulation ROM Library . . . . . . . . . . . . . . . . . . . . . . . . . . 23-44 [1]
23.4.1 Feature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-44 [1]
23.4.2 System requirement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-44 [1]
23.4.3 Concept . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-44 [1]
23.4.4 API description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-46 [1]
23.4.4.1 Constant definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-46 [1]
23.4.4.2 EEPROMInfo data structure . . . . . . . . . . . . . . . . . . . . . . . . . . 23-46 [1]
23.4.4.3 Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-47 [1]
23.4.4.4 Example of API usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-50 [1]

XC82x
Introduction
User’s Manual 1-1 V1.0, 2010-02
System Architecture, V1.0
1 Introduction
The XC82x is a member of the high-performance XC800 family of 8-bit microcontrollers.
It is based on the XC800 Core that is compatible with the industry standard 8051
processor. The XC82x features a great number of enhancements to enable new
application technologies through its highly integrated on-chip components, such as
on-chip oscillator or an integrated voltage regulator, allowing a range of voltage supply
of 2.5 V to 5.5 V. In addition, the XC82x is equipped with embedded Flash memory to
offer high flexibility in development and ramp-up. The XC82x memory protection strategy
features read-out protection of user intellectual property (IP).
Other key features include a Capture/Compare Unit 6 (CCU6) for the generation of pulse
width modulated signal with special modes for motor control; a 10-bit Analog-to-Digital
Converter (ADC) with out of range comparator that has differential input channels and
extended functionalities such as autoscan and result accumulation for anti-aliasing
filtering or for averaging; a Multiplication/Division Unit (MDU) to support the XC800 Core
in math-intensive computations in advanced motor control like Field Oriented Control; a
LED and Touch-sense Controller (LEDTSCU) for driving 7 segment displays in a LED
matrix and supporting touch-sense function concurrently ; a Real Time Clock (RTC) to
support periodic wake-up in low power application and an On-Chip Debug Support
(OCDS) unit for software development and debugging of XC800-based systems. Local
Interconnect Network (LIN) applications are also supported through extended UART
features and the provision of LIN low level drivers for most devices. For low power
applications, various power saving modes are available for selection by the user. Control
of the numerous on-chip peripheral functionalities is achieved by extending the Special
Function Register (SFR) address range with an intelligent paging mechanism optimized
for interrupt handling.
Figure 1-1 shows the functional units of the XC82x.
Figure 1-1 XC82x Functional Units
Port 0
Port 1
Port 2
XC800 Core
UART
ADC
10-bit
4-channel
Boot ROM
8K Bytes
XRAM
256 Bytes
RAM
256 Bytes
On-Chip
Debug
Support
Timer 0
16-bit
Timer 1
16-bit
Timer 2
16-bit
Watchdog
Timer
SSC
4K Bytes
Flash
Capture/Compare Unit
16-bit
Compare Unit
16-bit
7-bit Digital I/O
6-bit Digital I/O
4-bit Digital/Analog Input
IIC
MDU
LED and Touch Sense
Controller
Real-Time
Clock

XC82x
Introduction
User’s Manual 1-2 V1.0, 2010-02
System Architecture, V1.0
1.1 XC82x Feature List
The following list summarizes the main features of the XC82x:
• High performance XC800 Core
– compatible to standard 8051 Core
– two clocks per machine cycle architecture (for memory access without wait state)
– two data pointers
• On-chip Memory
– 8-KByte Boot ROM for startup firmware, Flash and User routines and ROM library
– 256-byte RAM; plus 64-byte Monitor RAM
– 256-byte XRAM
– 4-KByte Flash for program code and data; (includes memory protection strategy)
• I/O port supply at 2.5 - 5.5V and core logic supply at 2.5V (generated by embedded
voltage regulator)
• Power-on reset generation
• Brown-out detection for IO supply and core logic supply
• On-chip OSC for clock generation
– Loss-of-clock detection
• Power saving modes
– idle mode
– power-down mode with wake-up capability via real-time clock interrupt
– clock gating control to each peripheral
• Watchdog Timer (WDT) with programmable window feature for refresh operation and
warning prior to overflow
• Three general purpose I/O ports
– Up to 17 pins as digital I/O
– 4 pin as digital/analog input
• Multiplication/Division Unit (MDU) for arithmetic calculation
• Up to 4 channels, 10-bit A/D Converter
– support up to 3 differential input channel
• Up to 4 channels, Out of range comparator
• Three 16-bit timers - Timer 0, Timer 1, Timer2
• Periodic wake-up timer
• Capture/compare unit for PWM signal generation (CCU6)
• Full duplex serial interface (UART)
• Synchronous serial channel (SSC)
• Inter-IC (IIC) serial interface
• LED and Touch-sense Controller (LEDTSCU)
• On-chip Debug Support via single pin DAP interface (SPD)
– 1-KByte monitor ROM (part of the Boot ROM)
– 64-byte monitor RAM
• PG-TSSOP-16 and PG-DSO-20 pin packages
The block diagram of the XC82x is shown in Figure 1-2.

XC82x
Introduction
User’s Manual 1-3 V1.0, 2010-02
System Architecture, V1.0
Figure 1-2 XC82x Block Diagram
1.2 Pin Configuration
Figure 1-3 shows the pin configuration of XC824 in DSO-20 package and Figure 1-4
shows the pin configuration of XC822 in TSSOP-16 package.
ADC
Port 0Port 1Port 2
MDU SSC
RTC
8-Kbyte
Boot ROM
1)
256-byte RAM
+
64-byte monitor
RAM
256-byte XRAM
4-Kbyte
Flash
XC800 Core
T0 & T1 UART
1) Includes 1-Kbyte monitor ROM
P0.0 - P0.6
P1.0 - P1.5
P2.0 – P2.3
Clock Generator
48 MHz
On-chip OSC
Internal Bus
V
DDP
V
SSP
V
SSC
XC82x
Timer 2
CCU6WDT
OCDS
IIC
LED and Touch
Sense Controller
SCU
EVR
75 KHz
On-chip OSC

XC82x
Introduction
User’s Manual 1-4 V1.0, 2010-02
System Architecture, V1.0
Figure 1-3 XC824 (DSO-20 package) Pin Configuration (Top View)
1
2
3
4
5
6
7
8
16
15
14
13
12
11
17
XC824
9
10
18
19
20
P1.0/SPD_1/RXD_2/T2EX_2/EXINT0_2/
COL0_0/COUT60_0/TXD_1
P1.4/EXINT5/COL4/COUT62_0/
COUT63_1
P0.6/SPD_0/RXD_1/SDA_0/MTSR_1/
MRST_0/EXINT0_1/T2EX_0/LINE6/TSIN6/
TXD_0/COL2_1/COLA_1
P1.5/CC62_0/COL5/COLA_0
P2.1/CCPOS1_1/RXD_3/MTSR_4/T0_1/
EXINT1_1/AN1
P1.2/EXINT4/COL2_0/COUT61_0/
COUT63_0
P2.2/CCPOS2_1/T12HR_3/T13HR_3/
SCK_1/T1_1/EXINT2/AN2
P1.1/CC60_0/COL1_0/TXD_2
P2.0/CCPOS0_1/T12HR_2/T13HR_2/
T2EX_3/T2_1/EXINT0_3/AN0
P2.3/CCPOS0_2/CTRAP_2/T2_2/
EXINT3/AN3
P0.5/RXD_0/RTCCLK/MTSR_0/MRST_1/
EXINT0_0/LINE5/TSIN5/COUT62_1/TXD_3/
COL1_1/EXF2_2
P1.3/CC61_0/COL3_0/CC61_0/EXF2_1
P0.1/T0_0/CC61_1/MTSR_3/MRST_2/
T13H R _0/C CPOS1_0/ LINE1/ TSIN1
P0.2/T1_0/CC62_1/SCL_1/CCPOS2_0/
LINE2/TSIN2
P0.0/T2_0/T13HR_1/MTSR_2/MRST_3/
T12HR_0/CCPOS0_0/LINE0/TSIN0/COUT61_1
V
DDP
V
SSP
V
DDC
P0.3/CC60_1/SDA_1/CTRAP_0/
LINE3/TSIN3
P0.4/T2EX_1/SCL_0/SCK_0/EXINT1_0/
CTRAP_1/LINE4/TSIN4/EXF2_0/COL0_1/
COL3_1/COLA_2