Infineon Technologies XC82x User manual

User’s Manual
V1.0 2010-02
Microcontrollers
8-Bit
XC82x
8-Bit Single-Chip Microcontroller

Edition 2010-02
Published by
Infineon Technologies AG
81726 Munich, Germany
©2010 Infineon Technologies AG
All Rights Reserved.
Legal Disclaimer
The information given in this document shall in no event be regarded as a guarantee of conditions or
characteristics. With respect to any examples or hints given herein, any typical values stated herein and/or any
information regarding the application of the device, Infineon Technologies hereby disclaims any and all warranties
and liabilities of any kind, including without limitation, warranties of non-infringement of intellectual property rights
of any third party.
Information
For further information on technology, delivery terms and conditions and prices, please contact the nearest
Infineon Technologies Office (www.infineon.com).
Warnings
Due to technical requirements, components may contain dangerous substances. For information on the types in
question, please contact the nearest Infineon Technologies Office.
Infineon Technologies components may be used in life-support devices or systems only with the express written
approval of Infineon Technologies, if a failure of such components can reasonably be expected to cause the failure
of that life-support device or system or to affect the safety or effectiveness of that device or system. Life support
devices or systems are intended to be implanted in the human body or to support and/or maintain and sustain
and/or protect human life. If they fail, it is reasonable to assume that the health of the user or other persons may
be endangered.

User’s Manual
V1.0 2010-02
Microcontrollers
8-Bit
XC82x
8-Bit Single-Chip Microcontroller

XC82x
User’s Manual V1.0, 2010-02
XC82x User’s Manual
Revision History: V1.0 2010-02
Previous Versions:
Page Subjects (major changes since last revision)
–
We Listen to Your Comments
Is there any information in this document that you feel is wrong, unclear or missing?
Your feedback will help us to continuously improve the quality of this document.
Please send your proposal (including a reference to this document) to:
mcdocu.commen[email protected]

XC82x
User’s Manual 1-1 V1.0, 2010-02
1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-1 [1]
1.1 XC82x Feature List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-2 [1]
1.2 Pin Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-3 [1]
1.3 Pin Definitions and Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-5 [1]
1.4 Chip Identification Number . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-12 [1]
1.5 Text Conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-13 [1]
1.6 Reserved, Undefined and Unimplemented Terminology . . . . . . . . . . 1-14 [1]
1.7 Acronyms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-14 [1]
2 XC800 Core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-1 [1]
2.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-1 [1]
2.2 XC800 Core Functional Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-1 [1]
2.3 SFRs of the CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3 [1]
2.3.1 Stack Pointer (SP, 81H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3 [1]
2.3.2 Data Pointer (DPTR, 82-3H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3 [1]
2.3.3 Accumulator (ACC, E0H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3 [1]
2.3.4 B Register (F0H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3 [1]
2.3.5 Program Status Word (PSW, D0H) . . . . . . . . . . . . . . . . . . . . . . . . . 2-3 [1]
2.3.6 Extended Operation Register (EO, A2H) . . . . . . . . . . . . . . . . . . . . . 2-5 [1]
2.3.7 Power Control Register (PCON, 87H) . . . . . . . . . . . . . . . . . . . . . . . 2-6 [1]
2.3.8 Interrupt Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-6 [1]
2.4 SFRs of The Core Peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-7 [1]
2.4.1 Timer Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-7 [1]
2.4.2 UART Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-7 [1]
2.5 Instruction Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-8 [1]
3 Memory Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-1 [1]
3.1 Program Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-2 [1]
3.2 Data Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-2 [1]
3.2.1 Internal Data Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-2 [1]
3.2.2 External Data Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-2 [1]
3.3 Memory Protection Strategy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-4 [1]
3.4 Special Function Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-4 [1]
3.4.1 Address Extension by Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-4 [1]
3.4.1.1 System Control Register 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6 [1]
3.4.2 Address Extension by Paging . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-7 [1]
3.4.2.1 Page Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9 [1]
3.4.3 Bit-Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-10 [1]
3.4.4 Bit Protection Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-11 [1]
3.4.5 XC82x Register Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-13 [1]
3.4.5.1 CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-13 [1]
3.4.5.2 MDU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-14 [1]
3.4.5.3 System Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-15 [1]
3.4.5.4 Port Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-18 [1]

XC82x
User’s Manual 1-2 V1.0, 2010-02
3.4.5.5 ADC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-19 [1]
3.4.5.6 LEDSCU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-23 [1]
3.4.5.7 RTC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-24 [1]
3.4.5.8 Timer 2 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-26 [1]
3.4.5.9 CCU6 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-26 [1]
3.4.5.10 SSC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-31 [1]
3.4.5.11 IIC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-31 [1]
3.4.5.12 OCDS Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-32 [1]
4 Flash Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-1 [1]
4.1 Flash Memory Address Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-2 [1]
4.2 Flash Bank Sectorization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-2 [1]
4.3 Wordline Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-5 [1]
4.4 Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-8 [1]
4.5 Error Detection and Correction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-9 [1]
4.5.1 Flash Error Address Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-10 [1]
4.6 In-System Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-11 [1]
4.7 In-Application Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-12 [1]
4.7.1 Flash Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-13 [1]
4.7.1.1 Non-background Flash Program Subroutine . . . . . . . . . . . . . . . 4-13 [1]
4.7.1.2 Background Flash Program Subroutine . . . . . . . . . . . . . . . . . . . 4-13 [1]
4.7.2 Flash Erasing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-13 [1]
4.7.2.1 Non-background Flash Erase Subroutine . . . . . . . . . . . . . . . . . 4-14 [1]
4.7.2.2 Background Flash Erase Subroutine . . . . . . . . . . . . . . . . . . . . . 4-14 [1]
4.7.3 Aborting Background Flash Erase . . . . . . . . . . . . . . . . . . . . . . . . . 4-14 [1]
4.7.4 Flash Read Mode Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-16 [1]
5 Boot and Startup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1 [1]
5.1 User Identification Number . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-2 [1]
5.2 Boot ROM Operating Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-4 [1]
5.2.1 User Mode (Productive) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-4 [1]
5.2.2 User Mode (Diagnostic) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-4 [1]
5.2.3 Boot-Loader Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-4 [1]
5.2.4 OCDS Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-5 [1]
6 UART Boot-Loader . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-1 [1]
6.1 Phase I: Automatic Serial Synchronization to the Host . . . . . . . . . . . . 6-2 [1]
6.1.1 General Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-2 [1]
6.1.2 Calculation of BG and PRE values . . . . . . . . . . . . . . . . . . . . . . . . . 6-3 [1]
6.2 Phase II: Serial Communication Protocol and the Modes . . . . . . . . . . 6-4 [1]
6.2.1 Serial Communication Protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-4 [1]
6.2.1.1 Transfer Block Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-4 [1]
6.2.1.2 Transfer Block Type . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-5 [1]
6.2.1.3 Response codes to the host . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-6 [1]

XC82x
User’s Manual 1-3 V1.0, 2010-02
6.2.2 The Selection of Working Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-8 [1]
6.2.2.1 Receiving the Header Block . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-8 [1]
6.2.2.2 Mode0: Program customer code to XRAM . . . . . . . . . . . . . . . . . 6-9 [1]
6.2.2.3 Mode1: Execute customer code in XRAM . . . . . . . . . . . . . . . . . 6-11 [1]
6.2.2.4 Mode2: Program customer code to FLASH . . . . . . . . . . . . . . . . 6-11 [1]
6.2.2.5 Mode3: Execute customer code in FLASH . . . . . . . . . . . . . . . . 6-13 [1]
6.2.2.6 Mode4: Erase customer code in FLASH sector(s) . . . . . . . . . . 6-13 [1]
6.2.2.7 Mode6: Program 4 bytes of USER_ID . . . . . . . . . . . . . . . . . . . . 6-14 [1]
6.2.2.8 ModeA: Get 4 bytes Information . . . . . . . . . . . . . . . . . . . . . . . . 6-14 [1]
7 System Control Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-1 [1]
7.1 Power Supply System with Embedded Voltage Regulator . . . . . . . . . 7-1 [1]
7.1.1 Reduced Voltage Condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-3 [1]
7.1.2 EVR Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-4 [1]
7.2 Reset Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-6 [1]
7.2.1 Types of Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-6 [1]
7.2.1.1 Power-On Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-6 [1]
7.2.1.2 Watchdog Timer Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-7 [1]
7.2.1.3 Soft Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-7 [1]
7.2.1.4 Power-Down Wake-Up Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-7 [1]
7.2.1.5 Brownout Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-7 [1]
7.2.2 Module Reset Behavior . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-8 [1]
7.2.3 Reset Control Register Description . . . . . . . . . . . . . . . . . . . . . . . . . 7-9 [1]
7.3 Clock System and Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-11 [1]
7.3.1 Oscillator Watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-12 [1]
7.3.2 Loss of Clock Detection and Recovery . . . . . . . . . . . . . . . . . . . . . 7-12 [1]
7.3.3 CCU Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-14 [1]
7.4 Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-16 [1]
7.4.1 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-17 [1]
7.4.1.1 Idle Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-17 [1]
7.4.1.2 Power Down Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-17 [1]
7.4.1.3 Peripheral Clock Management . . . . . . . . . . . . . . . . . . . . . . . . . 7-21 [1]
7.4.2 Power Management Register Description . . . . . . . . . . . . . . . . . . . 7-23 [1]
7.5 SCU Register Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-25 [1]
8 Watchdog Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-1 [1]
8.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-1 [1]
8.2 System Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-2 [1]
8.2.1 Reset effects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-2 [1]
8.2.2 Clocking Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-2 [1]
8.2.3 Interrupt Events and Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-2 [1]
8.2.4 Module Suspend Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-3 [1]
8.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-4 [1]
8.4 Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-7 [1]

XC82x
User’s Manual 1-4 V1.0, 2010-02
8.4.1 Watchdog Timer Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-7 [1]
9 Interrupt System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-1 [1]
9.1 Interrupt Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-1 [1]
9.1.1 Interrupt Source and Vector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-8 [1]
9.1.2 Interrupt Source and Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-9 [1]
9.2 Interrupt Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-10 [1]
9.2.1 Interrupt Structure 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-11 [1]
9.2.2 Interrupt Structure 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-11 [1]
9.3 Interrupt Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-12 [1]
9.4 Interrupt Response Time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-13 [1]
9.5 Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-16 [1]
9.5.1 Interrupt Node Enable Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 9-17 [1]
9.5.2 External Interrupt Control Registers . . . . . . . . . . . . . . . . . . . . . . . 9-20 [1]
9.5.3 Interrupt Flag Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-23 [1]
9.5.4 Interrupt Priority Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-30 [1]
9.6 Interrupt Flag Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-32 [1]
10 Debug System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-1 [1]
10.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-1 [1]
10.1.1 Components of the Debug System . . . . . . . . . . . . . . . . . . . . . . . . 10-1 [1]
10.2 Product Specific Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-2 [1]
10.2.1 Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-2 [1]
10.2.2 Clocking Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-2 [1]
10.2.3 Interrupt Events and Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . 10-2 [1]
10.2.4 Debug Suspend Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-3 [1]
10.2.5 JTAG ID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-4 [1]
10.3 Functional Overview of the Debug System . . . . . . . . . . . . . . . . . . . . 10-5 [1]
10.3.1 Recognizing Debug-events . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-5 [1]
10.3.2 Activating the Monitor Program . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-6 [1]
10.3.3 Debug Suspend Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-7 [1]
10.3.4 Running the Monitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-7 [1]
10.3.5 Returning to the User Program . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-7 [1]
10.3.6 Single Step Execution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-7 [1]
10.4 Breakpoint Generation Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-8 [1]
10.4.1 Generating Hardware Breakpoints . . . . . . . . . . . . . . . . . . . . . . . . 10-8 [1]
10.4.1.1 Breakpoints on Instruction Address . . . . . . . . . . . . . . . . . . . . . . 10-8 [1]
10.4.1.2 Breakpoints on Internal RAM Address . . . . . . . . . . . . . . . . . . . . 10-9 [1]
10.4.1.3 Tracing changes in Break Address . . . . . . . . . . . . . . . . . . . . . 10-10 [1]
10.4.2 Processing External Breaks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-10 [1]
10.4.3 Processing Software Breakpoints . . . . . . . . . . . . . . . . . . . . . . . . 10-10 [1]
10.5 Reactions on Breakpoints without Monitor Entry . . . . . . . . . . . . . . . 10-11 [1]
10.5.1 Triggering a NMI request . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-11 [1]
10.6 NMI Request and Control by OCDS . . . . . . . . . . . . . . . . . . . . . . . . 10-12 [1]

XC82x
User’s Manual 1-5 V1.0, 2010-02
10.6.1 NMI request from OCDS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-12 [1]
10.6.2 General NMI control by OCDS . . . . . . . . . . . . . . . . . . . . . . . . . . 10-13 [1]
10.7 NMI-mode priority over Debug-mode . . . . . . . . . . . . . . . . . . . . . . . 10-13 [1]
10.8 Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-13 [1]
10.8.1 Control and Status Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-15 [1]
10.8.2 Hardware Breakpoint Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 10-16 [1]
10.8.3 Monitor Work Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-19 [1]
11 Parallel Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-1 [1]
11.1 General Port Operation Description . . . . . . . . . . . . . . . . . . . . . . . . . . 11-1 [1]
11.1.1 General Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-5 [1]
11.1.1.1 Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-5 [1]
11.1.1.2 Register Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-6 [1]
11.2 Port 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-12 [1]
11.2.1 Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-12 [1]
11.2.2 Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-17 [1]
11.3 Port 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-22 [1]
11.3.1 Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-23 [1]
11.3.2 Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-26 [1]
11.4 Port 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-30 [1]
11.4.1 Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-31 [1]
11.4.2 Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-33 [1]
12 Multiplication/Division Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-1 [1]
12.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-1 [1]
12.2 System Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-2 [1]
12.2.1 Clocking Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-2 [1]
12.2.2 Interrupt Events and Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . 12-3 [1]
12.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-3 [1]
12.3.1 Division . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-4 [1]
12.3.2 Normalize . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-5 [1]
12.3.3 Shift . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-5 [1]
12.3.4 Multiplication with Single Left Shift . . . . . . . . . . . . . . . . . . . . . . . . 12-5 [1]
12.3.5 Division with Single Right Shift . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-6 [1]
12.3.6 Busy Flag . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-6 [1]
12.3.7 Error Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-6 [1]
12.4 Interrupt Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-7 [1]
12.5 Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-8 [1]
12.5.1 Operand and Result Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 12-10 [1]
12.5.2 Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-12 [1]
12.5.3 Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-14 [1]
13 Timer 0 and Timer 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-1 [1]
13.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-1 [1]

XC82x
User’s Manual 1-6 V1.0, 2010-02
13.2 System Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-1 [1]
13.2.1 Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-1 [1]
13.2.2 Clocking Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-2 [1]
13.2.3 Interrupt Events and Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . 13-2 [1]
13.3 Basic Timer Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-3 [1]
13.4 Timer Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-4 [1]
13.4.1 Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-5 [1]
13.4.2 Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-6 [1]
13.4.3 Mode 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-7 [1]
13.4.4 Mode 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-8 [1]
13.5 Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-9 [1]
13.5.1 Timer 0 and Timer 1 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-9 [1]
14 Timer 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-1 [1]
14.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-1 [1]
14.2 System Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-1 [1]
14.2.1 Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-1 [1]
14.2.2 Clocking Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-3 [1]
14.2.3 Interrupt Events and Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . 14-3 [1]
14.2.4 IP interconnection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-4 [1]
14.2.5 Module Suspend Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-4 [1]
14.3 Basic Timer Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-5 [1]
14.4 Auto-Reload Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-5 [1]
14.4.1 Up/Down Count Disabled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-5 [1]
14.4.2 Up/Down Count Enabled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-6 [1]
14.5 Capture Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-8 [1]
14.6 Count Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-9 [1]
14.7 External Interrupt Function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-10 [1]
14.8 Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-11 [1]
14.8.1 Mode Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-12 [1]
14.8.2 Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-13 [1]
14.8.3 Timer 2 Reload/Capture Register . . . . . . . . . . . . . . . . . . . . . . . . 14-14 [1]
14.8.4 Timer 2 Count Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-15 [1]
15 Real-Time Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-1 [1]
15.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-1 [1]
15.2 System Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-1 [1]
15.2.1 Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-1 [1]
15.2.2 Interrupt Events and Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . 15-1 [1]
15.2.3 Module Suspend Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-2 [1]
15.3 Oscillators . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-2 [1]
15.4 Basic Timer Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-2 [1]
15.5 Real-Time Clock Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-2 [1]
15.5.1 Mode 1: Periodic Wake-up Mode with 75 KHz Oscillator Clock . . 15-3 [1]