Infineon XC886CLM User manual

User’s Manual
V1.3 2010-02
Microcontrollers
8-Bit
XC886/888CLM
8-Bit Single Chip Microcontroller
*

Edition 2010-02
Published by
Infineon Technologies AG
81726 Munich, Germany
©2010 Infineon Technologies AG
All Rights Reserved.
Legal Disclaimer
The information given in this document shall in no event be regarded as a guarantee of conditions or
characteristics. With respect to any examples or hints given herein, any typical values stated herein and/or any
information regarding the application of the device, Infineon Technologies hereby disclaims any and all warranties
and liabilities of any kind, including without limitation, warranties of non-infringement of intellectual property rights
of any third party.
Information
For further information on technology, delivery terms and conditions and prices, please contact the nearest
Infineon Technologies Office (www.infineon.com).
Warnings
Due to technical requirements, components may contain dangerous substances. For information on the types in
question, please contact the nearest Infineon Technologies Office.
Infineon Technologies components may be used in life-support devices or systems only with the express written
approvalofInfineon Technologies,if a failure of suchcomponentscanreasonably be expected tocause the failure
of that life-support device or system or to affect the safety or effectiveness of that device or system. Life support
devices or systems are intended to be implanted in the human body or to support and/or maintain and sustain
and/or protect human life. If they fail, it is reasonable to assume that the health of the user or other persons may
be endangered.
*

User’s Manual
V1.3 2010-02
Microcontrollers
8-Bit
XC886/888CLM
8-Bit Single Chip Microcontroller
*

XC886/888CLM
User’s Manual V1.3, 2010-02
XC886/888 User’s Manual
Revision History: V1.3 2010-02
Previous Versions: V1.0, V1.1, V1.2
Page Subjects (major changes since last revision)
Changes from V1.2 2009-04 to V1.3 2010-02
2-9 Footnote on instruction cycles is added.
7-11 Figure 7-6 on CGU block diagram is updated.
7-12 PLL loss of lock recovery sequence is updated.
7-13 Select external oscillator sequence is updated.
7-14 Note on PLL base mode is updated.
10-3 The wording ‘integer’ is removed since normalization always involves a 32-
bit variable.
12-31 Direction of RXD (slave) signal in Figure 12-11 is corrected.
14-3 Handling of T12 period register is elaborated.
16-6 Conversion time example is updated.
16-39, 16-
53 SFR address formula for CHCTRx, RESRxL/H and RESRAxL/H registers are corrected.
18-19 Header block of LIN BSL Modes 0/2/8 is corrected
We Listen to Your Comments
Any information within this document that you feel is wrong, unclear or missing at all?
Your feedback will help us to continuously improve the quality of this document.
Please send your proposal (including a reference to this document) to:
[email protected]
*

XC886/888CLM
Table of Contents Page
User’s Manual I-1 V1.3, 2010-02
1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-1
1.1 Feature Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-4
1.2 Pin Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-6
1.3 Pin Definitions and Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-8
1.4 Chip Identification Number . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-17
1.5 Text Conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-18
1.6 Reserved, Undefined and Unimplemented Terminology . . . . . . . . . . . . . 1-19
1.7 Acronyms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-19
2 Processor Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-1
2.1 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-1
2.2 CPU Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3
2.2.1 Stack Pointer (SP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3
2.2.2 Data Pointer (DPTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3
2.2.3 Accumulator (ACC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3
2.2.4 B Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3
2.2.5 Program Status Word . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-4
2.2.6 Extended Operation (EO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-5
2.2.7 Power Control (PCON) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-6
2.3 Instruction Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-6
3 Memory Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-1
3.1 Compatibility between Flash and ROM devices . . . . . . . . . . . . . . . . . . . . 3-3
3.2 Program Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-4
3.3 Data Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-4
3.3.1 Internal Data Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-4
3.3.2 External Data Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-5
3.4 Memory Protection Strategy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6
3.4.1 Flash Memory Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6
3.4.2 Miscellaneous Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
3.5 Special Function Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
3.5.1 Address Extension by Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
3.5.1.1 System Control Register 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-12
3.5.2 Address Extension by Paging . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-13
3.5.2.1 Page Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-15
3.5.3 Bit-Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-16
3.5.4 System Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
3.5.4.1 Bit Protection Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-19
3.5.5 XC886/888 Register Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-21
3.5.5.1 CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-21
3.5.5.2 MDU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-22
3.5.5.3 CORDIC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-23
3.5.5.4 System Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-24
*

XC886/888CLM
Table of Contents Page
User’s Manual I-2 V1.3, 2010-02
3.5.5.5 WDT Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-26
3.5.5.6 Port Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-27
3.5.5.7 ADC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-29
3.5.5.8 Timer 2 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-33
3.5.5.9 Timer 21 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-33
3.5.5.10 CCU6 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-34
3.5.5.11 UART1 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-38
3.5.5.12 SSC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-39
3.5.5.13 MultiCAN Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-39
3.5.5.14 OCDS Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-40
3.6 Boot ROM Operating Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-41
3.6.1 User Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-42
3.6.2 Bootstrap Loader Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-42
3.6.3 OCDS Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-43
3.6.4 User JTAG Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-43
4 Flash Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-1
4.1 Flash Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-2
4.2 Flash Bank Sectorization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-3
4.3 Parallel Read Access of P-Flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-5
4.4 Wordline Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-6
4.5 Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-11
4.6 Error Detection and Correction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-12
4.6.1 Flash Error Address Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-13
4.7 In-System Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-14
4.8 In-Application Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-15
4.8.1 Flash Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-16
4.8.2 Flash Erasing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-17
4.8.3 Aborting Flash Erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-18
4.8.4 Flash Bank Read Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-20
4.8.5 P-Flash Parallel Read Enable/Disable . . . . . . . . . . . . . . . . . . . . . . . . . 4-20
4.8.6 Get Chip Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-21
5 Interrupt System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1
5.1 Interrupt Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-8
5.1.1 Interrupt Structure 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-8
5.1.2 Interrupt Structure 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-9
5.1.2.1 System Control Register 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-10
5.2 Interrupt Source and Vector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-11
5.3 Interrupt Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-13
5.4 Interrupt Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-14
5.5 Interrupt Response Time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-15
5.6 Interrupt Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-17
*

XC886/888CLM
Table of Contents Page
User’s Manual I-3 V1.3, 2010-02
5.6.1 Interrupt Node Enable Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-17
5.6.2 External Interrupt Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 5-21
5.6.3 Interrupt Flag Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-25
5.6.4 Interrupt Priority Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-32
5.7 Interrupt Flag Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-35
6 Parallel Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-1
6.1 General Port Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-2
6.1.1 General Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-5
6.1.1.1 Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-6
6.1.1.2 Direction Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-7
6.1.1.3 Open Drain Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-8
6.1.1.4 Pull-Up/Pull-Down Device Register . . . . . . . . . . . . . . . . . . . . . . . . . . 6-8
6.1.1.5 Alternate Input and Output Functions . . . . . . . . . . . . . . . . . . . . . . . 6-10
6.2 Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-11
6.3 Port 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-13
6.3.1 Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-13
6.3.1.1 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-17
6.4 Port 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-20
6.4.1 Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-20
6.4.2 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-24
6.5 Port 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-27
6.5.1 Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-27
6.5.2 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-30
6.6 Port 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-32
6.6.1 Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-32
6.6.2 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-36
6.7 Port 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-39
6.7.1 Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-39
6.7.2 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-43
6.8 Port 5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-46
6.8.1 Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-46
6.8.2 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-50
7 Power Supply, Reset and Clock Management . . . . . . . . . . . . . . . . . . . 7-1
7.1 Power Supply System with Embedded Voltage Regulator . . . . . . . . . . . . 7-1
7.2 Reset Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-3
7.2.1 Types of Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-3
7.2.1.1 Power-On Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-3
7.2.1.2 Hardware Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-5
7.2.1.3 Watchdog Timer Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-5
7.2.1.4 Power-Down Wake-Up Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-6
7.2.1.5 Brownout Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-6
*

XC886/888CLM
Table of Contents Page
User’s Manual I-4 V1.3, 2010-02
7.2.2 Module Reset Behavior . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-7
7.2.3 Booting Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-8
7.2.4 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-9
7.3 Clock System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-11
7.3.1 Clock Generation Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-11
7.3.1.1 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-12
7.3.2 Clock Source Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-13
7.3.3 Clock Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-15
7.3.4 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-17
8 Power Saving Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-1
8.1 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-2
8.1.1 Idle Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-2
8.1.2 Slow-Down Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-2
8.1.3 Power-down Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-3
8.1.4 Peripheral Clock Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-5
8.2 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-5
9 Watchdog Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-1
9.1 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-2
9.1.1 Module Suspend Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-4
9.2 Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-5
9.3 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-5
10 Multiplication/Division Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-1
10.1 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-2
10.1.1 Division Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-3
10.1.2 Normalize . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-3
10.1.3 Shift . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-3
10.1.4 Busy Flag . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-4
10.1.5 Error Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-4
10.2 Interrupt Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-4
10.3 Low Power Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-5
10.4 Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-6
10.5 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-7
10.5.1 Operand and Result Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-9
10.5.2 Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-11
10.5.3 Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-13
11 CORDIC Coprocessor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-1
11.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-2
11.2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-3
11.2.1 Operation of the CORDIC Coprocessor . . . . . . . . . . . . . . . . . . . . . . . 11-3
11.2.2 Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-4
*

XC886/888CLM
Table of Contents Page
User’s Manual I-5 V1.3, 2010-02
11.2.3 Normalized Result Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-4
11.2.4 CORDIC Coprocessor Operating Modes . . . . . . . . . . . . . . . . . . . . . . . 11-5
11.2.4.1 Domains of Convergence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-7
11.2.4.2 Overflow Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-8
11.2.5 CORDIC Coprocessor Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . 11-8
11.2.6 Accuracy of CORDIC Coprocessor . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-9
11.2.7 Performance of CORDIC Coprocessor . . . . . . . . . . . . . . . . . . . . . . . 11-11
11.3 The CORDIC Coprocessor Kernel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-12
11.3.1 Arctangent and Hyperbolic Arctangent Look-Up Tables . . . . . . . . . . 11-12
11.3.2 Linear Function Emulated Look-Up Table . . . . . . . . . . . . . . . . . . . . . 11-13
11.4 Low Power Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-14
11.5 Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-15
11.6 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-16
11.6.1 Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-16
11.6.2 Status and Data Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-18
11.6.3 Data Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-19
12 Serial Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-1
12.1 UART . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-2
12.1.1 UART Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-2
12.1.1.1 Mode 0, 8-Bit Shift Register, Fixed Baud Rate . . . . . . . . . . . . . . . . 12-2
12.1.1.2 Mode 1, 8-Bit UART, Variable Baud Rate . . . . . . . . . . . . . . . . . . . . 12-3
12.1.1.3 Mode 2, 9-Bit UART, Fixed Baud Rate . . . . . . . . . . . . . . . . . . . . . . 12-5
12.1.1.4 Mode 3, 9-Bit UART, Variable Baud Rate . . . . . . . . . . . . . . . . . . . . 12-5
12.1.2 Multiprocessor Communication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-7
12.1.3 UART Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-8
12.1.4 Baud Rate Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-10
12.1.4.1 Fixed Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-10
12.1.4.2 Dedicated Baud-rate Generator . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-11
12.1.4.3 Timer 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-22
12.1.5 Port Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-23
12.1.6 Low Power Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-24
12.1.7 Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-25
12.2 LIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-26
12.2.1 LIN Protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-26
12.2.2 LIN Header Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-28
12.2.2.1 Automatic Synchronization to the Host . . . . . . . . . . . . . . . . . . . . . 12-28
12.2.2.2 Baud Rate Detection of LIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-29
12.3 High-Speed Synchronous Serial Interface . . . . . . . . . . . . . . . . . . . . . . . 12-31
12.3.1 General Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-32
12.3.1.1 Operating Mode Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-32
12.3.1.2 Full-Duplex Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-33
12.3.1.3 Half-Duplex Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-36
*

XC886/888CLM
Table of Contents Page
User’s Manual I-6 V1.3, 2010-02
12.3.1.4 Continuous Transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-37
12.3.1.5 Port Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-38
12.3.1.6 Baud Rate Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-39
12.3.1.7 Error Detection Mechanisms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-41
12.3.2 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-43
12.3.3 Low Power Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-44
12.3.4 Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-44
12.3.5 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-45
12.3.5.1 Port Input Select Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-45
12.3.5.2 Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-46
12.3.5.3 Baud Rate Timer Reload Register . . . . . . . . . . . . . . . . . . . . . . . . . 12-50
12.3.5.4 Transmit and Receive Buffer Register . . . . . . . . . . . . . . . . . . . . . . 12-51
13 Timers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-1
13.1 Timer 0 and Timer 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-2
13.1.1 Basic Timer Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-2
13.1.2 Timer Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-3
13.1.2.1 Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-4
13.1.2.2 Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-5
13.1.2.3 Mode 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-6
13.1.2.4 Mode 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-7
13.1.3 Port Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-8
13.1.4 Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-9
13.1.5 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-10
13.2 Timer 2 and Timer 21 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-14
13.2.1 Basic Timer Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-14
13.2.2 Auto-Reload Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-14
13.2.2.1 Up/Down Count Disabled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-14
13.2.2.2 Up/Down Count Enabled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-15
13.2.3 Capture Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-18
13.2.4 Count Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-19
13.2.5 External Interrupt Function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-20
13.2.6 Port Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-20
13.2.7 Low Power Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-21
13.2.8 Module Suspend Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-22
13.2.9 Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-23
13.2.10 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-24
14 Capture/Compare Unit 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-1
14.1 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-3
14.1.1 Timer T12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-3
14.1.1.1 Timer Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-4
14.1.1.2 Counting Rules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-4
*

XC886/888CLM
Table of Contents Page
User’s Manual I-7 V1.3, 2010-02
14.1.1.3 Switching Rules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-5
14.1.1.4 Compare Mode of T12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-6
14.1.1.5 Duty Cycle of 0% and 100% . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-8
14.1.1.6 Dead-time Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-8
14.1.1.7 Capture Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-9
14.1.1.8 Single-Shot Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-10
14.1.1.9 Hysteresis-Like Control Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-10
14.1.2 Timer T13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-12
14.1.2.1 Timer Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-12
14.1.2.2 Compare Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-13
14.1.2.3 Single-Shot Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-13
14.1.2.4 Synchronization of T13 to T12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-13
14.1.3 Modulation Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-15
14.1.4 Trap Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-17
14.1.5 Multi-Channel Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-19
14.1.6 Hall Sensor Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-21
14.1.6.1 Sampling of the Hall Pattern . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-21
14.1.6.2 Brushless-DC Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-22
14.1.7 Interrupt Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-25
14.1.8 Low Power Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-26
14.1.9 Module Suspend Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-27
14.1.10 Port Connection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-28
14.2 Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-32
14.3 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-35
14.3.1 System Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-37
14.3.2 Timer 12 – Related Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-40
14.3.3 Timer 13 – Related Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-51
14.3.4 Capture/Compare Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . 14-55
14.3.5 Global Modulation Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . 14-67
14.3.6 Multi-Channel Modulation Control Registers . . . . . . . . . . . . . . . . . . . 14-73
14.3.7 Interrupt Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-79
15 Controller Area Network (MultiCAN) Controller . . . . . . . . . . . . . . . . . 15-1
15.1 MultiCAN Kernel Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . 15-4
15.1.1 Module Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-4
15.1.2 Clock Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-7
15.1.3 CAN Node Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-8
15.1.3.1 Bit Timing Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-8
15.1.3.2 Bitstream Processor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-9
15.1.3.3 Error Handling Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-10
15.1.3.4 CAN Frame Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-11
15.1.3.5 CAN Node Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-11
15.1.4 Message Object List Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-13
*

XC886/888CLM
Table of Contents Page
User’s Manual I-8 V1.3, 2010-02
15.1.4.1 Basics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-13
15.1.4.2 List of Unallocated Elements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-14
15.1.4.3 Connection to the CAN Nodes . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-14
15.1.4.4 List Command Panel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-15
15.1.5 CAN Node Analysis Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-18
15.1.5.1 Analyze Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-18
15.1.5.2 Loop-Back Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-18
15.1.5.3 Bit Timing Analysis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-19
15.1.6 Message Acceptance Filtering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-21
15.1.6.1 Receive Acceptance Filtering . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-21
15.1.6.2 Transmit Acceptance Filtering . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-22
15.1.7 Message Postprocessing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-23
15.1.7.1 Message Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-23
15.1.7.2 Pending Messages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-25
15.1.8 Message Object Data Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-27
15.1.8.1 Frame Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-27
15.1.8.2 Frame Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-30
15.1.9 Message Object Functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-33
15.1.9.1 Standard Message Object . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-33
15.1.9.2 Single Data Transfer Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-33
15.1.9.3 Single Transmit Trial . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-33
15.1.9.4 Message Object FIFO Structure . . . . . . . . . . . . . . . . . . . . . . . . . . 15-34
15.1.9.5 Receive FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-36
15.1.9.6 Transmit FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-37
15.1.9.7 Gateway Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-38
15.1.9.8 Foreign Remote Requests . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-40
15.1.10 Access Mediator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-41
15.1.11 Port Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-43
15.1.12 Low Power Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-44
15.2 Registers Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-45
15.2.1 Global Module Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-48
15.2.2 CAN Node Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-59
15.2.3 Message Object Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15-76
15.2.4 MultiCAN Access Mediator Register . . . . . . . . . . . . . . . . . . . . . . . . . 15-97
16 Analog-to-Digital Converter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-1
16.1 Structure Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-2
16.2 Clocking Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-3
16.2.1 Conversion Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-4
16.3 Low Power Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-7
16.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-8
16.4.1 Request Source Arbiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-9
16.4.2 Conversion Start Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-10
*

XC886/888CLM
Table of Contents Page
User’s Manual I-9 V1.3, 2010-02
16.4.3 Channel Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-10
16.4.4 Sequential Request Source . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-11
16.4.4.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-11
16.4.4.2 Request Source Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-13
16.4.5 Parallel Request Source . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-14
16.4.5.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-14
16.4.5.2 Request Source Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-15
16.4.5.3 External Trigger . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-16
16.4.5.4 Software Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-16
16.4.5.5 Autoscan . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-16
16.4.6 Wait-for-Read Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-17
16.4.7 Result Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-17
16.4.7.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-17
16.4.7.2 Limit Checking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-19
16.4.7.3 Data Reduction Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-20
16.4.7.4 Result Register View . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-21
16.4.8 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-23
16.4.8.1 Event Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-24
16.4.8.2 Channel Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-25
16.4.9 External Trigger Inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-27
16.5 ADC Module Initialization Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-28
16.6 Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-30
16.7 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-33
16.7.1 General Function Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-33
16.7.2 Priority and Arbitration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-36
16.7.3 External Trigger Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-38
16.7.4 Channel Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-39
16.7.5 Input Class Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-40
16.7.6 Sequential Source Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-41
16.7.7 Parallel Source Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-49
16.7.8 Result Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-53
16.7.9 Interrupt Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-59
17 On-Chip Debug Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-1
17.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-1
17.2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-2
17.3 Debugging . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-3
17.3.1 Debug Events . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-3
17.3.1.1 Hardware Breakpoints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-4
17.3.1.2 Software Breakpoints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-5
17.3.1.3 External Breaks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-6
17.3.1.4 NMI-mode priority over Debug-mode . . . . . . . . . . . . . . . . . . . . . . . 17-6
17.3.2 Debug Actions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-6
*

XC886/888CLM
Table of Contents Page
User’s Manual I-10 V1.3, 2010-02
17.3.2.1 Call the Monitor Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-6
17.3.2.2 Activate the MBC pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-7
17.4 Debug Suspend Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-7
17.5 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-9
17.5.1 Monitor Work Register 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-10
17.5.2 Input Select Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-11
17.6 JTAG ID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-12
18 Bootstrap Loader . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-1
18.1 UART and LIN BSL Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-2
18.1.1 Communication Protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-3
18.1.1.1 UART Transfer Block Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-3
18.1.1.2 LIN Transfer Block Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-4
18.1.1.3 Response Code to the Host . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-6
18.1.2 Bootstrap Loader via UART . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-8
18.1.2.1 Communication Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-9
18.1.2.2 The Selection of Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-10
18.1.2.3 The Activation of Modes 0 and 2 . . . . . . . . . . . . . . . . . . . . . . . . . . 18-10
18.1.2.4 The Activation of Modes 1, 3 and F . . . . . . . . . . . . . . . . . . . . . . . . 18-12
18.1.2.5 The Activation of Mode 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-12
18.1.2.6 The Activation of Mode 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-14
18.1.2.7 The Activation of Mode A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-15
18.1.3 Bootstrap Loader via LIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-16
18.1.3.1 Communication Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-17
18.1.3.2 The Selection of Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-19
18.1.3.3 The Activation of Modes 0, 2 and 8 . . . . . . . . . . . . . . . . . . . . . . . . 18-19
18.1.3.4 The Activation of Modes 1, 3 and 9 . . . . . . . . . . . . . . . . . . . . . . . . 18-21
18.1.3.5 The Activation of Mode 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-21
18.1.3.6 The Activation of Mode 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-22
18.1.3.7 The Activation of Mode A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-24
18.1.3.8 LIN Response Protocol to the Host . . . . . . . . . . . . . . . . . . . . . . . . 18-24
18.1.3.9 Fast LIN BSL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-25
18.1.3.10 After-Reset Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-25
18.1.3.11 User Defined Parameter for LIN BSL . . . . . . . . . . . . . . . . . . . . . . 18-27
18.2 MultiCAN BSL Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-29
18.2.1 Communication protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-29
18.2.2 CAN Message Object definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-30
18.2.3 User Defined Parameter for MultiCAN BSL . . . . . . . . . . . . . . . . . . . . 18-32
19 Index . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-1
19.1 Keyword Index . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-1
19.2 Register Index . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-8
*

XC886/888CLM
Introduction
User’s Manual 1-1 V1.3, 2010-02
Introduction, V 1.1
1 Introduction
The XC886/888 is a member of the high-performance XC800 family of 8-bit
microcontrollers. It is based on the XC800 Core that is compatible with the industry
standard 8051 processor. Furthermore, the XC886/888 is a superset of the Infineon
XC866 8-bit microcontroller, thus offering an easy upgrade path for XC866 users.
The XC886/888 features both a CAN controller and LIN support integrated on a single
chip to provide advance networking capabilities. The on-chip CAN module reduces the
CPU load by performing most of the functions required by the networking protocol
(masking, filtering and buffering of CAN frames).
The XC886/888 is equipped with either embedded Flash memory to offer high flexibility
in development and ramp-up, or compatible ROM versions to provide cost-saving
potential in high-volume production. The XC886/888 memory protection strategy
features read-out protection of user intellectual property (IP), along with Flash program
and erase protection to prevent data corruption.
The multi-bank Flash architecture supports In-Application Programming (IAP), allowing
user program to modify Flash contents during program execution. In-System
Programming (ISP) is available through the Boot ROM-based BootStrap Loader (BSL),
enabling convenient programming and erasing of the embedded Flash via an external
host (e.g., personal computer).
Other key features include a Capture/Compare Unit 6 (CCU6) for the generation of pulse
width modulated signal with special modes for motor control; a 10-bit Analog-to-Digital
Converter (ADC) with extended functionalities such as autoscan and result accumulation
for anti-aliasing filtering or for averaging; a Multiplication/Division Unit (MDU) to support
the XC800 Core in math-intensive real-time control applications; a CORDIC (COrdinate
Rotation DIgital Computer) Coprocessor for high-speed computation of trigonometric,
linear or hyperbolic functions; and an On-Chip Debug Support (OCDS) unit for software
development and debugging of XC800-based systems.
The XC886/888 also features an on-chip oscillator and an integrated voltage regulator
toallowasinglevoltagesupplyof3.3or5.0 V.Forlowpowerapplications,variouspower
saving modes are available for selection by the user. Control of the numerous on-chip
peripheral functionalities is achieved by extending the Special Function Register (SFR)
address range with an intelligent paging mechanism optimized for interrupt handling.
*

XC886/888CLM
Introduction
User’s Manual 1-2 V1.3, 2010-02
Introduction, V 1.1
Figure 1-1 shows the functional units of the XC886/888.
Figure 1-1 XC886/888 Functional Units
The XC886/888 product family features devices with different configurations, program
memory sizes, package options, temperature and quality profiles (Automotive or
Industrial), to offer cost-effective solutions for different application requirements.
The list of XC886/888 device configurations are summarized in Table 1-1. For each
configuration, 2 types of packages are available:
• TQFP-48, which is denoted by XC886 and;
• TQFP-64, which is denoted by XC888.
Table 1-1 Device Configuration
Device Name CAN
Module LIN BSL Support MDU Module
XC886/888 No No No
XC886/888C Yes No No
XC886/888CM Yes No Yes
XC886/888LM No Yes Yes
XC886/888CLM Yes Yes Yes
Port 0
Port 1
Port 2
Port 3
XC800 Core
UART
ADC
10-bit
8-channel
Boot ROM
12K x 8
XRAM
1.5K x 8
RAM
256 x 8
On-Chip Debug Support
Timer 0
16-bit Timer 1 16-bit Timer 2 16-bit
UART1
SSC
Flash or ROM
1)
24K/32K x 8
Capture/Compare Unit
16-bit
Compare Unit
16-bit
8-bit Digital I/O
8-bit Digital I/O
8-bit Digital I/O
8-bit Digital/
Analog Input
1) All ROM devices come with an additional 4K x 8 Flash
Port 4Port 5MDU CORDIC MultiCAN Timer 21
16-bit
Watchdog
Timer
8-bit Digital I/O
8-bit Digital I/O
Improved functionality in comparison to the XC866
*

XC886/888CLM
Introduction
User’s Manual 1-3 V1.3, 2010-02
Introduction, V 1.1
Note: For variants with LIN BSL support, only LIN BSL is available regardless of the
availability of the CAN module and UART BSL.
From these 10 different combinations of configuration and package type, each are
further made available in many sales types, which are grouped according to device type,
program memory sizes, power supply voltage, temperature and quality profile
(Automotive or Industrial), as shown in Table 1-2.
Note: The asterisk (*) above denotes the device configuration letters from Table 1-1.
Corresponding ROM derivatives will be available on request.
The term “XC886/888” in this document refers to all devices of the XC886/888 family
unless stated otherwise.
Table 1-2 Device Profile
Sales Type Device
Type Program Memory
(Kbytes)
Power
Supply
(V)
Temp-
erature
(°C)
Quality
Profile
SAA-XC886*-8FFA 5V Flash 32 5.0 -40 to 140 Automotive
SAA-XC886*-6FFA 5V Flash 24 5.0 -40 to 140 Automotive
SAK-XC886*/888*-8FFA 5V Flash 32 5.0 -40 to 125 Automotive
SAK-XC886*/888*-6FFA 5V Flash 24 5.0 -40 to 125 Automotive
SAF-XC886*/888*-8FFA 5V Flash 32 5.0 -40 to 85 Automotive
SAF-XC886*/888*-6FFA 5V Flash 24 5.0 -40 to 85 Automotive
SAF-XC886*/888*-8FFI 5V Flash 32 5.0 -40 to 85 Industrial
SAF-XC886*/888*-6FFI 5V Flash 24 5.0 -40 to 85 Industrial
SAK-XC886*/888*-8FFA 3V3 Flash 32 3.3 -40 to 125 Automotive
SAK-XC886*/888*-6FFA 3V3 Flash 24 3.3 -40 to 125 Automotive
SAF-XC886*/888*-8FFA 3V3 Flash 32 3.3 -40 to 85 Automotive
SAF-XC886*/888*-6FFA 3V3 Flash 24 3.3 -40 to 85 Automotive
SAF-XC886*/888*-8FFI 3V3 Flash 32 3.3 -40 to 85 Industrial
SAF-XC886*/888*-6FFI 3V3 Flash 24 3.3 -40 to 85 Industrial
*

XC886/888CLM
Introduction
User’s Manual 1-4 V1.3, 2010-02
Introduction, V 1.1
1.1 Feature Summary
The following list summarizes the main features of the XC886/888:
• High-performance XC800 Core
– compatible with standard 8051 processor
– two clocks per machine cycle architecture (for memory access without wait state)
– two data pointers
• On-chip memory
– 12 Kbytes of Boot ROM
– 256 bytes of RAM
– 1.5 Kbytes of XRAM
– 24/32 Kbytes of Flash; or
24/32 Kbytes of ROM, with additional 4 Kbytes of Flash
(includes memory protection strategy)
• I/O port supply at 3.3 or 5.0 V and core logic supply at 2.5 V (generated by embedded
voltage regulator)
• Power-on reset generation
• Brownout detection for core logic supply
• On-chip OSC and PLL for clock generation
– PLL loss-of-lock detection
• Power saving modes
– slow-down mode
– idle mode
– power-down mode with wake-up capability via RXD or EXINT0
– clock gating control to each peripheral
• Programmable 16-bit Watchdog Timer (WDT)
•Sixports
– Up to 48 pins as digital I/O
– 8 pins as digital/analog input
• 8-channel, 10-bit ADC
• Four 16-bit timers
– Timer 0 and Timer 1 (T0 and T1)
– Timer 2 and Timer 21 (T2 and T21)
• Multiplication/Division Unit for arithmetic calculation (MDU)
• Software libraries to support floating point and MDU calculations
• CORDIC Coprocessor for computation of trigonometric, hyperbolic and linear
functions
• MultiCAN with 2 nodes, 32 message objects
• Capture/compare unit for PWM signal generation (CCU6)
• Two full-duplex serial interfaces (UART and UART1)
• Synchronous serial channel (SSC)
• On-chip debug support
– 1 Kbyte of monitor ROM (part of the 12-Kbyte Boot ROM)
*

XC886/888CLM
Introduction
User’s Manual 1-5 V1.3, 2010-02
Introduction, V 1.1
– 64 bytes of monitor RAM
• PG-TQFP-48 or PG-TQFP-64 pin packages
• Temperature range TA:
– SAF (-40 to 85 °C)
– SAK (-40 to 125 °C)
– SAA (-40 to 140 °C)1)
The block diagram of the XC886/888 is shown in Figure 1-2.
Figure 1-2 XC886/888 Block Diagram
1) The SAA temperature variant is available only in PG-TQFP-48 pin package, with 5.0 V power supply voltage.
ADC
Port 0
Port1
Port 2
Port 3
UART1
CORDIC
SSC
MDU
Timer 2
12-Kbyte
Boot ROM
1)
256-byte RAM
+
64-byte monitor
RAM
1.5-Kbyte XRAM
24/32-Kbyte
Flash or ROM
2)
XC800 Core
T0 & T1 UART
1) Includes 1-Kbyte monitor ROM
2) The 24/32-Kbyte ROM has an additional 4-Kbyte Flash
P0.0 - P0.7
P1.0 - P1.7
P3.0 - P3.7
P2.0 - P2.7
V
AREF
V
AGND
Clock Generator
9.6 MHz
On-chip OSC
PLL
XTAL1
XTAL2
Internal Bus
V
DDP
V
SSP
V
DDC
V
SSC
RESET
TMS
MBC
XC886/888
Timer21
CCU6
MultiCAN
Port 4
Port 5
P4.0 - P4.7
P5.0 - P5.7
WDT
OCDS
*

XC886/888CLM
Introduction
User’s Manual 1-6 V1.3, 2010-02
Introduction, V 1.1
1.2 Pin Configuration
The pin configuration of the XC886, which is based on the PG-TQFP-48 package, is
shown in Figure 1-3, while that of the XC888, which is based on the PG-TQFP-64
package, is shown in Figure 1-4.
Figure 1-3 XC886 Pin Configuration, PG-TQFP-48 Package (top view)
XC886
123 456789101112
13
14
15
24
23
22
21
20
19
18
17
16
36 35 34 33 32 31 30 29 28 27 26 25
48
47
46
37
38
39
40
41
42
43
44
45
RESET
P3.5
P3.4
P4.1
P4.0
P0.3
P0.4
MBC
P3.2
P3.3
P0.7
VDDP
VSSP
P0.0 P0.5 P1.6 P1.7 VSSC VDDC XTAL2 XTAL1 TMS
P2.2
VDDP
VSSP
P2.0
P2.1
P2.4
P2.3
P2.5
P2.6
VAREF
VAGND
P0.2
P0.1
P1.3 P1.4 P1.2 P1.0 P1.1 P1.5 P2.7 P3.0 P3.1 P3.6 P3.7 P4.3
VDDP
*